TW201327832A - 薄膜電晶體基板與其製作方法、顯示器 - Google Patents

薄膜電晶體基板與其製作方法、顯示器 Download PDF

Info

Publication number
TW201327832A
TW201327832A TW100147908A TW100147908A TW201327832A TW 201327832 A TW201327832 A TW 201327832A TW 100147908 A TW100147908 A TW 100147908A TW 100147908 A TW100147908 A TW 100147908A TW 201327832 A TW201327832 A TW 201327832A
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
thin film
film transistor
photosensitive
Prior art date
Application number
TW100147908A
Other languages
English (en)
Other versions
TWI515910B (zh
Inventor
Kuan-Feng Lee
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Priority to TW100147908A priority Critical patent/TWI515910B/zh
Priority to US13/722,570 priority patent/US9024318B2/en
Publication of TW201327832A publication Critical patent/TW201327832A/zh
Priority to US14/675,973 priority patent/US9343582B2/en
Application granted granted Critical
Publication of TWI515910B publication Critical patent/TWI515910B/zh
Priority to US15/096,616 priority patent/US9691881B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

本發明一實施例提供一種薄膜電晶體基板的製作方法,包括:於基板上依序形成一閘極、一覆蓋閘極的閘絕緣層、一主動材料層、與一感光材料層;利用一半調式光罩進行一微影製程,以形成一感光保護層,感光保護層位於閘極上方且具有一第一凹槽與一第二凹槽;以感光保護層為罩幕蝕刻主動材料層,以形成一主動層;移除第一凹槽與第二凹槽底部的感光保護層,以分別暴露出主動層的一第一部分與一第二部分;形成一連接第一部分的第一電極;以及形成一連接第二部分的第二電極。

Description

薄膜電晶體基板與其製作方法、顯示器
本發明有關於一種薄膜電晶體基板,且特別是有關於一種底閘極薄膜電晶體基板。
隨著顯示科技的日益進步,人們藉著顯示器的輔助可使生活更加便利,為求顯示器輕、薄之特性,促使平面顯示器(flat panel display,FPD)成為目前的主流。在諸多平面顯示器中,液晶顯示器(liquid crystal display,LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性,因此,液晶顯示器深受消費者歡迎。
液晶顯示器主要是由薄膜電晶體基板、彩色濾光基板與位於兩基板之間的液晶層所構成。薄膜電晶體基板具有多個底閘極薄膜電晶體。
於習知技術中,底閘極薄膜電晶體的製程會遭遇到一些問題,例如在形成源極與汲極時,容易損傷位於其下的主動層,以致於背通道受損。
本發明提供一種薄膜電晶體基板的製作方法包括:提供一基板;於基板上形成一閘極;於基板上形成一覆蓋閘極的閘絕緣層;於閘絕緣層上形成一主動材料層;於主動材料層上形成一感光材料層;利用一半調式光罩對感光材料層進行一微影製程,以圖案化感光材料層而形成一感光保護層,感光保護層位於閘極上方且具有未貫穿感光保護層的一第一凹槽與一第二凹槽;以感光保護層為罩幕蝕刻主動材料層,以形成一主動層;移除第一凹槽與第二凹槽底部的感光保護層,以分別暴露出主動層的一第一部分與一第二部分;形成一連接第一部分的第一電極;以及形成一連接第二部分的第二電極,其中第一電極為一源極與一汲極其中之一,第二電極為源極與汲極其中之另一。
本發明另提供一種薄膜電晶體基板包括:一基板;一閘極,位於基板上;一閘絕緣層,位於基板上且覆蓋閘極;一主動層,配置於閘絕緣層上,且位於閘極上方;一感光保護層,位於主動層上,且暴露出主動層的一第一部分與一第二部分;一第一電極,連接第一部分;以及一第二電極,連接第二部分。
本發明亦提供一種顯示器,包括一如上所述之薄膜電晶體基板;一基板,與該薄膜電晶體基板相對設置;以及一顯示介質,設置於該薄膜電晶體基板與該基板之間。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是,本發明提供許多可供應用的發明概念,其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式,非用以限制本發明之範圍。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中,實施例之形狀或是厚度可擴大,以簡化或是方便標示。再者,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式。
第1A圖至第1F圖繪示本發明一實施例之薄膜電晶體基板的製作流程圖。首先,請參照第1A圖,提供一基板110,例如一玻璃基板。接著,於基板110上形成一閘極120以及一覆蓋閘極120的閘絕緣層130。在一實施例中,閘極120的材質可包括鋁(Al)與鉬(Mo)、或是其他適合的導電材料。閘絕緣層130的材質例如為二氧化矽或是其他具有高介電常數的介電材料。
然後,於閘絕緣層130上形成一主動材料層140a。主動材料層140a的材質例如為銦鎵鋅氧化物(IGZO,indium-gallium-zinc-oxide)、或是其他適於作為主動層的半導體材料。之後,於主動材料層140a上形成一感光材料層150a。感光材料層150a的材質例如為一感光性的有機無機混成材料,且其中材料包括矽氧烷(siloxane)及壓克力樹脂。如此一來,感光材料層150a不但具有光阻特性,還具有矽的耐化性。
然後,請參照第1A圖與第1B圖,利用一半調式光罩M對感光材料層150a進行一微影製程,以圖案化感光材料層150a而形成一感光保護層150。半調式光罩M具有不透光區A1、半透光區A2(透光率可為1%~99%)、全透光區A3。經過微影製程所形成的感光保護層150位於閘極120正上方且具有未貫穿感光保護層150的一第一凹槽R1與一第二凹槽R2,其中第一凹槽R1與第二凹槽R2對應於半透光區A2。
第2A圖至第2D圖繪示第1B圖至第1E圖的上視圖,第1B圖至第1E圖係繪示沿第2A圖至第2D圖中的I-I線段的剖面圖。請同時參照第1B圖與第2A圖,在一實施例中,第一凹槽R1與第二凹槽R2分別鄰近感光保護層150的相對二外緣152、154。
之後,請參照第1C圖與第2B圖,以感光保護層150為罩幕蝕刻主動材料層140a,以形成一主動層140。蝕刻主動材料層140a的方法例如為濕式蝕刻(wet etching)。在一實施例中,主動層140的側壁142係內縮於感光保護層150的側壁156,亦即,前述蝕刻製程產生了一底切結構(undercut structure)。
然後,請參照第1D圖與第2C圖,可選擇性地進行一電漿灰化製程,以移除第一凹槽R1與第二凹槽R2底部的感光保護層150,從而分別暴露出主動層140的一第一部分144與一第二部分146。此時,主動層140的側壁142係凸出於感光保護層150的側壁156。
值得注意的是,當主動層140的材質為氧化物半導體時,主動層140內的氧含量會與主動層140的導電度成反比,而由於電漿灰化製程會減少第一部分144與第二部分146的氧含量,故可提高第一部分144與第二部分146的導電度。因此,第一部分144與第二部分146的導電度可高於主動層140之一位於感光保護層150下的第三部分148的導電度。
此外,由於本實施例之感光保護層150具有未貫穿感光保護層150的第一凹槽R1與第二凹槽R2,因此,可藉由移除第一凹槽R1與第二凹槽R2底部的感光保護層150來暴露出部分的主動層140。在移除第一凹槽R1與第二凹槽R2底部的感光保護層150之後,主動層140的側壁142可凸出於感光保護層150的側壁156,因此,消除了以感光保護層150為罩幕蝕刻主動材料層140a時所產生的底切結構,故可避免底切結構造成後續形成的源極/汲極與主動層140接觸不良的問題。
接著,請參照第1E圖與第2D圖,於閘絕緣層130上全面形成一導電層(未繪示),並例如以微影與蝕刻的方式圖案化該導電層,以形成暴露出部分感光保護層150的第一電極160與第二電極170,其中第一電極160係連接第一部分144,第二電極170連接第二部分146。第一電極160與第二電極170可作為源極與汲極。在一實施例中,第一電極160係由感光保護層150上經第一部分144延伸至閘絕緣層130上,第二電極170係由感光保護層150上經第二部分146延伸至閘絕緣層130上。
值得注意的是,在本實施例中,由於主動層140的第一部分144與第二部分146具有較高的導電度,因此,可有效減少電極(亦即,第一電極160與第二電極170)與主動層140之間的接觸阻抗。
此外,在蝕刻形成第一電極160與第二電極170的步驟中,本實施例的感光保護層150可作為蝕刻停止層,以保護其下的主動層140免於受到蝕刻製程的損害,此外,由於毋須去除感光保護層150,故可避免其下的主動層140受到光阻洗液的損害。
之後,請參照第1F圖,可於基板110上全面性地形成一絕緣層(未繪示),之後圖案化該絕緣層,以形成一圖案化絕緣層180,圖案化絕緣層180具有一暴露出第二電極170的開口182。然後,可於圖案化絕緣層180上形成一導電層190,導電層190延伸入開口182中以連接第二電極170。
第3A圖至第3F圖繪示本發明另一實施例之薄膜電晶體基板的製作流程圖。值得注意的是,本實施例中相似於第1A圖至第1F圖的元件將使用同樣的標號,且不再贅述。
首先,請參照第3A圖,提供一基板110。接著,於基板110上形成一閘極120以及一覆蓋閘極120的閘絕緣層130。然後,於閘絕緣層130上形成一主動材料層140a。之後,於主動材料層140a上形成一感光材料層150a。
然後,請參照第3A圖與第3B圖,利用一半調式光罩M對感光材料層150a進行一微影製程,以圖案化感光材料層150a而形成一感光保護層150。半調式光罩M具有不透光區A1、半透光區A4、A5(透光率可為1%~99%)、全透光區A3。經過微影製程所形成的感光保護層150位於閘極120正上方且具有未貫穿感光保護層150的一第一凹槽R1與一第二凹槽R2,其中第一凹槽R1與第二凹槽R2分別對應半透光區A4、A5。
第4A圖至第4D圖繪示第3B圖至第3E圖的上視圖,第3B圖至第3E圖係繪示沿第4A圖至第4D圖中的I-I線段的剖面圖。請同時參照第3B圖與第4A圖,在一實施例中,第一凹槽R1係鄰近感光保護層150的外緣152、153、155並大致上呈U形,第二凹槽R2自感光保護層150的外緣154向感光保護層150的內側延伸,且第一凹槽R1係圍繞第二凹槽R2。
之後,請參照第3C圖與第4B圖,以感光保護層150為罩幕蝕刻主動材料層140a,以形成一主動層140。蝕刻主動材料層140a的方法例如為濕式蝕刻。在一實施例中,主動層140的側壁142係內縮於感光保護層150的側壁156,亦即,前述蝕刻製程產生了一底切結構。
然後,請參照第3D圖與第4C圖,可選擇性地進行一電漿灰化製程,以移除第一凹槽R1與第二凹槽R2底部的感光保護層150,從而分別暴露出主動層140的一第一部分144與一第二部分146。此時,主動層140的側壁142係凸出於感光保護層150的側壁156。
接著,請參照第3E圖與第4D圖,於閘絕緣層130上全面形成一導電層(未繪示),並圖案化該導電層,以形成暴露出部分感光保護層150的第一電極160與第二電極170,其中第一電極160係連接第一部分144,第二電極170連接第二部分146。第一電極160與第二電極170可作為源極與汲極。在一實施例中,第一電極160係由感光保護層150上經第一部分144延伸至閘絕緣層130上,第二電極170係由感光保護層150上經第二部分146延伸至閘絕緣層130上。
之後,請參照第3F圖,可於基板110上全面性地形成一絕緣層(未繪示),之後圖案化該絕緣層,以形成一圖案化絕緣層180,圖案化絕緣層180具有一暴露出第二電極170的開口182。然後,可於圖案化絕緣層180上形成一導電層190,導電層190延伸入開口182中以連接第二電極170。
第5圖繪示本發明一實施例之顯示器的剖面圖。請參照第5圖,本實施例之顯示器500包括一薄膜電晶體基板510、一基板520以及一夾於薄膜電晶體基板510與基板520之間的顯示介質530。薄膜電晶體基板510可為前述第1F圖與第3F圖所示之薄膜電晶體基板,顯示介質530可為液晶層或有機發光層。基板520例如為彩色濾光基板或是透明基板。
綜上所述,本發明係採用感光材料來形成感光保護層,因此,可利用半調式光罩進行微影製程以形成具有凹槽的感光保護層。本發明的感光保護層既可作為蝕刻主動材料層時的蝕刻罩幕,又可作為源極/汲極製程的蝕刻停止層,以保護其下的主動層。此外,本發明可選擇以電漿灰化製程移除感光保護層的凹槽底部以暴露出部分的主動層,由於電漿灰化製程可使主動層之暴露出的部分的氧含量降低,故可提高該部分的導電度,進而降低源極/汲極與該部分連接時的接觸阻抗。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110、520...基板
120...閘極
130...閘絕緣層
140...主動層
140a...主動材料層
142...側壁
144...第一部分
146...第二部分
148...第三部分
150...感光保護層
150a...感光材料層
152、153、154、155...外緣
156...側壁
160...第一電極
170...第二電極
180...圖案化絕緣層
182...開口
190...導電層
500...顯示器
510...薄膜電晶體基板
530...顯示介質
A1...不透光區
A2、A4、A5...半透光區
A3...全透光區
M...半調式光罩
R1...第一凹槽
R2...第二凹槽
第1A圖至第1F圖繪示本發明一實施例之薄膜電晶體的製作流程圖。
第2A圖至第2D圖繪示第1B圖至第1E圖的上視圖。
第3A圖至第3F圖繪示本發明另一實施例之薄膜電晶體的製作流程圖。
第4A圖至第4D圖繪示第3B圖至第3E圖的上視圖。
第5圖繪示本發明一實施例之顯示器的剖面圖。
110...基板
120...閘極
130...閘絕緣層
140...主動層
142...側壁
150...感光保護層
156...側壁
R1...第一凹槽
R2...第二凹槽

Claims (20)

  1. 一種薄膜電晶體基板的製作方法,包括:提供一基板;於該基板上形成一閘極;於該基板上形成一覆蓋該閘極的閘絕緣層;於該閘絕緣層上形成一主動材料層;於該主動材料層上形成一感光材料層;利用一半調式光罩對該感光材料層進行一微影製程,以圖案化該感光材料層而形成一感光保護層,該感光保護層位於該閘極上方且具有未貫穿該感光保護層的一第一凹槽與一第二凹槽;以該感光保護層為罩幕蝕刻該主動材料層,以形成一主動層;移除該第一凹槽與該第二凹槽底部的該感光保護層,以分別暴露出該主動層的一第一部分與一第二部分;形成一連接該第一部分的第一電極;以及形成一連接該第二部分的第二電極,其中該第一電極為一源極與一汲極其中之一,該第二電極為該源極與該汲極其中之另一。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中移除該第一凹槽與該第二凹槽底部的該感光保護層的步驟包括:對該感光保護層進行一電漿灰化製程。
  3. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中該第一凹槽與該第二凹槽分別鄰近該感光保護層的相對二外緣。
  4. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中該第一電極係由該感光保護層上經該第一部分延伸至該閘絕緣層上,該第二電極係由該感光保護層上經該第二部分延伸至該閘絕緣層上。
  5. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中形成該第一電極與該第二電極的步驟包括:於該閘絕緣層上全面形成一導電層;以及圖案化該導電層,暴露出部分該感光保護層以形成該第一電極與該第二電極。
  6. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中該感光保護層的材質包括一感光性的有機無機混成材料。
  7. 如申請專利範圍第6項所述之薄膜電晶體基板的製作方法,其中該感光性的有機無機混成材料中係包括矽氧烷。
  8. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中該第一凹槽係鄰近該感光保護層的外緣並大致上呈U形,該第二凹槽自該感光保護層的外緣向該感光保護層的內側延伸,且該第一凹槽係圍繞該第二凹槽。
  9. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中在移除該第一凹槽與該第二凹槽底部的該感光保護層之前,該主動層的側壁係內縮於該感光保護層的側壁。
  10. 如申請專利範圍第1項所述之薄膜電晶體基板的製作方法,其中在移除該第一凹槽與該第二凹槽底部的該感光保護層之後,該主動層的側壁係凸出於該感光保護層的側壁。
  11. 一種薄膜電晶體基板,包括:一基板;一閘極,位於該基板上;一閘絕緣層,位於該基板上且覆蓋該閘極;一主動層,配置於該閘絕緣層上,且位於該閘極上方;一感光保護層,位於該主動層上,且暴露出該主動層的一第一部分與一第二部分;一第一電極,連接該第一部分;以及一第二電極,連接該第二部分。
  12. 如申請專利範圍第11項所述之薄膜電晶體基板,其中該感光保護層的材質為一感光性的有機無機混成材料。
  13. 如申請專利範圍第12項所述之薄膜電晶體基板,其中該感光性的有機無機混成材料中係包括矽氧烷。
  14. 如申請專利範圍第11項所述之薄膜電晶體基板,其中該感光保護層係位於該主動層的一第三部分上,且該第一部分與該第二部分的導電度高於該第三部分的導電度。
  15. 如申請專利範圍第11項所述之薄膜電晶體基板,其中該第一電極係由該感光保護層上經該第一部分延伸至該閘絕緣層上,該第二電極係由該感光保護層上經該第二部分延伸至該閘絕緣層上。
  16. 如申請專利範圍第11項所述之薄膜電晶體基板,其中該第一部分與該第二部分係分別鄰近該主動層的相對二外緣。
  17. 如申請專利範圍第11項所述之薄膜電晶體基板,其中該第一部分係鄰近該主動層的外緣並大致上呈U形,該第二部分自該主動層的外緣向該主動層的內側延伸,且該第一部分係圍繞該第二部分。
  18. 一種顯示器,包括:一如申請專利範圍第11項所述之薄膜電晶體基板;一基板,與該薄膜電晶體基板相對設置;以及一顯示介質,形成於該薄膜電晶體基板與該基板之間。
  19. 如申請專利範圍第18項所述之顯示器,其中該顯示介質係為一液晶層。
  20. 如申請專利範圍第18項所述之顯示器,其中該顯示介質係為一有機發光層。
TW100147908A 2011-12-22 2011-12-22 薄膜電晶體基板與其製作方法、顯示器 TWI515910B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100147908A TWI515910B (zh) 2011-12-22 2011-12-22 薄膜電晶體基板與其製作方法、顯示器
US13/722,570 US9024318B2 (en) 2011-12-22 2012-12-20 Thin film transistor substrate manufacturing method thereof, display
US14/675,973 US9343582B2 (en) 2011-12-22 2015-04-01 Manufacturing method of thin film transistor substrate
US15/096,616 US9691881B2 (en) 2011-12-22 2016-04-12 Manufacturing method of thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100147908A TWI515910B (zh) 2011-12-22 2011-12-22 薄膜電晶體基板與其製作方法、顯示器

Publications (2)

Publication Number Publication Date
TW201327832A true TW201327832A (zh) 2013-07-01
TWI515910B TWI515910B (zh) 2016-01-01

Family

ID=48653635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147908A TWI515910B (zh) 2011-12-22 2011-12-22 薄膜電晶體基板與其製作方法、顯示器

Country Status (2)

Country Link
US (3) US9024318B2 (zh)
TW (1) TWI515910B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
US8993383B2 (en) * 2012-06-08 2015-03-31 Panasonic Corporation Thin-film transistor and method for manufacturing thin-film transistor
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
CN104362127A (zh) * 2014-11-21 2015-02-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制造设备
CN106952948A (zh) * 2016-01-06 2017-07-14 中华映管股份有限公司 主动元件及其制作方法
CN105742186A (zh) 2016-03-09 2016-07-06 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
CN108666218A (zh) * 2017-03-29 2018-10-16 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置
CN107134527A (zh) * 2017-06-27 2017-09-05 京东方科技集团股份有限公司 一种薄膜晶体管、薄膜晶体管的制作方法及电子设备
CN108269736B (zh) * 2018-01-25 2020-09-01 深圳市华星光电技术有限公司 通过光阻剥离实现电极层图案化的方法
CN108878539A (zh) * 2018-07-03 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
TW511147B (en) 2000-06-12 2002-11-21 Nec Corp Pattern formation method and method of manufacturing display using it
TW200408131A (en) 2002-11-06 2004-05-16 Hannstar Display Corp A method of producing thin film transistor
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Nltテクノロジー株式会社 薄膜トランジスタ及びその製造方法
CN101625977B (zh) 2008-07-11 2011-08-31 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法
JP2010161227A (ja) 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
CN102640294B (zh) 2009-09-24 2014-12-17 应用材料公司 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器

Also Published As

Publication number Publication date
US20160225879A1 (en) 2016-08-04
US20130161622A1 (en) 2013-06-27
TWI515910B (zh) 2016-01-01
US9691881B2 (en) 2017-06-27
US9024318B2 (en) 2015-05-05
US20150206980A1 (en) 2015-07-23
US9343582B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
TWI477869B (zh) 顯示面板之陣列基板及其製作方法
CN108198825B (zh) 一种阵列基板及其制备方法、显示面板
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
TW201622158A (zh) 薄膜電晶體以及其製作方法
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
US8853066B2 (en) Method for manufacturing pixel structure
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
TW201601292A (zh) 製作顯示面板之方法
US11087985B2 (en) Manufacturing method of TFT array substrate
TWI512840B (zh) 薄膜電晶體及其製作方法及顯示器
US9166097B2 (en) Thin film transistor substrate and manufacturing method thereof, display
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
JP6899487B2 (ja) Tft基板及びその製造方法
TWI392057B (zh) 薄膜電晶體陣列基板及其製造方法
US8796079B2 (en) Pixel structure and fabricating method thereof
TWI424507B (zh) 薄膜電晶體陣列基板的製造方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
CN110176462B (zh) 一种透明oled显示器制作方法及显示器
TW201322340A (zh) 畫素結構及其製作方法
CN111293080A (zh) 显示面板的制备方法及显示面板
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees