TW201320581A - 振盪器 - Google Patents

振盪器 Download PDF

Info

Publication number
TW201320581A
TW201320581A TW101140572A TW101140572A TW201320581A TW 201320581 A TW201320581 A TW 201320581A TW 101140572 A TW101140572 A TW 101140572A TW 101140572 A TW101140572 A TW 101140572A TW 201320581 A TW201320581 A TW 201320581A
Authority
TW
Taiwan
Prior art keywords
frequency
value
output
gain
adjustment amount
Prior art date
Application number
TW101140572A
Other languages
English (en)
Other versions
TWI551034B (zh
Inventor
Kazuo Akaike
Tsukasa Kobata
Shinichi Sato
Mitsuaki Koyama
Original Assignee
Nihon Dempa Kogyo Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011241635A priority Critical patent/JP5863395B2/ja
Application filed by Nihon Dempa Kogyo Co filed Critical Nihon Dempa Kogyo Co
Publication of TW201320581A publication Critical patent/TW201320581A/zh
Application granted granted Critical
Publication of TWI551034B publication Critical patent/TWI551034B/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

一種振盪器,可容易地變更頻率的可變幅度且還可高精度地調整頻率。利用第1暫存器輸出:與標稱頻率相對應的數位值。利用第2暫存器輸出:相對於標稱頻率,以頻率比率進行表示的頻率調整量。另一方面,以使作為所述頻率調整量的數位值的可變範圍(全域)與由頻率比率表示的頻率的可變幅度對應的方式,來決定增益,並將該增益乘以來自第2暫存器的數位值,再將該乘積值和與標稱頻率相對應的數位值相加,而設為頻率設定信號。

Description

振盪器
本發明是有關於一種振盪器,以與頻率設定信號相對應的頻率進行振盪。
在圖6表示使用有考畢茲(Colpitts)電路的晶體振盪器,作為晶體振盪器(Crystal Oscillator)的代表性構成例。
該電路包括:共振部和作為放大部的電晶體104,該共振部包含:晶體振動器101、電感器102及作為電壓控制型的可變電容元件的例如變容二極體(varicap diode)103,且該電路構成為通過將類比(analog)的控制電壓輸入至控制端子105,而改變該變容二極體103的電容,從而設定振盪頻率。106、107為電阻,108、109為電容器。
因此,振盪頻率的可變幅度與變容二極體103中的電壓-電容的直線區域相對應,實際上,為了較大地取得頻率的可變幅度,而例如使用2個變容二極體103。圖7表示控制電壓和振盪頻率的關係的一例,在控制電壓為V1至V2之間,輸出頻率在f1至f2之間呈直線性變化。此外,作為電壓控制型的可變電容元件,不僅可使用變容二極體,還可以使用金屬氧化物半導體(MOS,Metal Oxide Semiconductor)型可變電容元件等。
這種晶體振盪器存在如下課題。
雖然強烈要求根據用戶側的振盪頻率的使用範圍,在該使用範圍中高精度地設定頻率,但這種晶體振盪器無法 應對這種要求。例如,在圖7中,作為標稱頻率(nominal frequency)為f0,對於該f0即便在用戶側需要對於所需的可變範圍儘量高精度地進行調整,但解析度(resolution)仍由類比電壓的調整設備的解析度來決定。另外,假如以可在與用戶側的振盪頻率的使用範圍相對應的電壓的可變幅度的最小值和最大值之間改變控制電壓的方式,來構成調整設備時,可獲得較高的解析度。然而,由於用戶所要求的頻率的可變範圍各種各樣,所以,必須每次構築硬體構成,也就是說,無法進行硬體構成的共享化,因此,導致製造效率變差,成為製造成本升高的要因。
而且,因類比直流電壓的不穩定性或控制用信號線的雜訊造成的輸出雜音劣化等,而難以確保準確的頻率控制和頻率的高穩定度。進而,還為了提高調整精度,類比控制的頻率調整必須抑制裝置(device)的特性偏差,但特性偏差較小的裝置存在價格高的傾向。
進而,當使用可變電容元件時,可變電容元件的非直線性區域引起的頻率調整的界限、可變電容元件的經年變化導致的頻率變動等問題也顯著化。另一方面,在全球定位系統(GPS,Global Positioning System)等要求高頻率穩定度的領域內,也存在頻率的容許變化率為10-9級(order)的情況,從而存在難以應對這種要求的課題。
在專利文獻1中記載有如下裝置:輸出直接數位頻率合成器(DDS,Direct Digital Synthesizer)參照用的時鐘(clock),並將該參照用的時鐘輸入至鎖相環路(PLL, Phase Locked Loop),從電壓控制振盪器輸出作為目標的頻率的頻率信號。而且,記載著:在記憶體中存儲設定寄生信號良好的參照用時鐘的頻率和分頻比的通道(channel)編號群,並根據從該記憶體中讀出的通道編號,從DDS輸出參照用的時鐘。然而,在該技術中,無法應對在用戶側儘量高精度地對所需頻率的可變範圍進行調整的要求。
背景技術文獻 專利文獻
專利文獻1:日本專利特開2011-19208號公報
本發明是在這種情況下完成的,其目的在於:提供一種振盪器,可容易地變更頻率的可變幅度且還可高精度地調整頻率。
本發明提供一種振盪器,構成為:通過將頻率的設定信號輸入至振盪電路部,而得到對應於來自該振盪電路部的所述設定信號的頻率的輸出,且能夠使頻率在低於標稱頻率的頻率和高於標稱頻率的頻率之間可變,其特徵在於所述振盪器包括:標稱頻率輸出部,輸出與標稱頻率相對應的數位值;頻率調整量輸出部,為了根據頻率的比率來設定相對於標稱頻率的頻率調整量,而輸出與該比率相對應的數位值;增益輸出部,輸出與應乘以從該頻率調整量輸出部輸出的數位值的增益相對應的數位值; 乘法運算部,使從增益輸出部輸出的增益乘以從所述頻率調整量輸出部輸出的數位值;以及加法運算部,將從所述標稱頻率輸出部輸出的數位值和從所述乘法運算部輸出的數位值相加後,作為頻率的設定信號輸出;以將由頻率的比率表示的頻率可變幅度的下限值分配給能夠利用所述頻率調整量輸出部設定的數位值的最小值,並且將由頻率的比率表示的頻率可變幅度的上限值分配給能夠利用頻率調整量輸出部設定的數位值的最大值的方式,來決定所述增益值。
以下列舉本發明的具體例。
由所述增益輸出部輸出的增益包含:大於1的第1增益、和作為2的指數的倒數的第2增益,利用所述乘法運算部所得的值是:將從頻率調整量輸出部輸出的數位值、所述第1增益及所述第2增益相乘所得的值。
還包括非揮發性記憶體,該非揮發性記憶體包含所述頻率調整量及增益值,且存儲所述振盪器中使用的特定信息,所述頻率調整量輸出部及增益輸出部包含:揮發性記憶體、例如暫存器,所述揮發性記憶體中的所述頻率調整量及所述增益是:從所述非揮發性記憶體中讀出後寫入。
所述頻率調整量及所述增益是:從外部控制部經由設 置在振盪器中的數位介面而寫入到所述非揮發性記憶體中。
本發明是利用標稱頻率輸出部輸出與標稱頻率相對應的數位值,並且生成相對於標稱頻率的頻率調整量的數位值,以作為由頻率比率表示的頻率調整量和增益的乘積值,且將該乘積值和標稱頻率相加,以作為頻率的設定信號。而且,以使作為頻率調整量的數位值的可變範圍和由頻率比率表示的頻率的可變幅度相對應的方式,來決定增益。因此,根據本發明,可根據振盪頻率的使用範圍來設定可變幅度,從而在該可變幅度中高精度地設定頻率。
圖1是表示本發明實施方式的振盪器的整體構成的方塊(block)圖。該振盪器是構成為頻率合成器(frequency synthesizer),相對應於經設定的頻率,而輸出頻率信號。該頻率合成器包括:振盪電路部1;及作為控制部的微控制器(microcontroller)2,具有輸出該振盪電路部1的動作所需的參數的功能、以及控制該振盪電路部1。
振盪電路部1包含DDS(Direct Digital Synthesizer)11,且該DDS 11具有:通過輸入作為頻率的設定信號的頻率資料(數位值(digital value)),而輸出與該頻率資料相對應的頻率信號的功能。作為DDS的一例,可列舉具有如下功能的DDS:例如根據數位值,而生成與頻率資料相對應的鋸齒波,且在構成該鋸齒波的數位值的排列中,從負 的數位值變為正的數位值的每一個時序(timing)(零交叉點(Zero-Cross Point))輸出矩形波。
作為從DDS11輸出的矩形波的頻率信號為:參考(參照用)時鐘(reference clock),因此,DDS11是參照用時鐘的輸出部。另一方面,構成振盪電路部1的一部分的電壓控制振盪器12的輸出是由分頻器13進行分頻,且利用相位比較部14對從分頻器13輸出的脈衝的相位、和所述參考時鐘的相位進行比較。利用電荷泵(charge pump)15將相位比較部14中作為比較結果的相位差類比化,將經類比化的信號輸入至環路濾波器(loop filter)16,且在此處進行積分。而且,將環路濾波器16的輸出作為控制電壓,而輸入至電壓控制振盪器12,這樣,PLL(Phase locked loop)以穩定的方式進行控制。來自於電壓控制振盪器12的是:與所述參考時鐘的頻率相對應的頻率,在該例中,相對於參考時鐘的頻率,分頻比的分母、即N倍的頻率的脈衝信號是作為頻率合成器的輸出信號而輸出。
接著,對微控制器2進行說明。微控制器2具備:與頻率合成器的頻率設定相關的功能。該實施方式的頻率合成器構成為:可相對於製造商(maker)側決定的標稱頻率,以製造商側設定的可變幅度為可變。可變幅度由相對於標稱頻率的比率(ppm)來表示,且相對於標稱頻率例如在正側及負側設定相同的比率。作為可變幅度的具體例,以標稱頻率±5 ppm的方式表示。因此,頻率合成器的用戶可在該可變幅度的範圍內調整頻率。換言之,頻率合成器的 製造商根據來自用戶的要求設定可變幅度。
3是相當於標稱頻率輸出部的第1暫存器(register),且具有通過例如32位元(bit)的數位值(數位資料(digital data))來設定標稱頻率的作用。
41是相當於頻率調整量輸出部的第2暫存器,且第2暫存器41具有通過例如以2的補數表現的24位元的數位值(數位資料)來設定頻率調整量的作用。該頻率調整量是用來:使得用戶在製造商側設定的可變幅度中,來設定相對於標稱頻率的比率。若該頻率調整量已決定,則如下所述,使得與所述比率相對應的頻率和標稱頻率相加,且該相加值成為:作為頻率設定信號的頻率資料。
而且,在微控制器2中,設置著增益輸出部,用來:相對於第2暫存器41中所設定的頻率調整量,而設定增益(gain)。增益輸出部包含:第3暫存器42,相當於用來設定第1增益G1的第1增益輸出部;及第4暫存器43,相當於用來設定第2增益G2的第2增益輸出部。44及45分別為乘法運算部。
增益G1及G2是以下述方式而決定:利用第2暫存器41中所設定的頻率調整量的最小值是對應於可變幅度的下限值(例如-5 ppm),且利用所述第2暫存器41中所設定的頻率調整量的最大值是對應於可變幅度的上限值(例如+5 ppm)。即,如果將所述頻率調整量從最小值變更為最大值,則頻率調整量×G1×G2的值例如從-5 ppm變為+5 ppm。
第1增益G1是以例如由2的補數表現的8位元的數位值表示。
第2增益G2是用來對第1增益G1乘以所述頻率調整量所得的值進行捨入處理(乘以2-n的處理(n為自然數))的值。第4暫存器43對於3位元的數位值的輸入,從20、2-3、2-6、2-8、2-9、2-10、2-11、2-12的值中,選擇與輸入值相對應的值來作為增益G2而輸出。預先在圖2中表示3位元的數位值和增益G2的關係。
對於頻率調整量、可變幅度、及增益G1、G2列舉具體例。將標稱頻率假設為38.88 MHz,且將與該標稱頻率相對應的數位值假設為“128792027777”。如果將可變幅度設為±5 ppm,則第1暫存器3的數位值中,與38.88 MHz的5 ppm相當的數位值為“643960”。第2暫存器41中的、以2的補數表現的24位元的最大值為“8388608-1”,所以當24位元的數位值為最大值時,通過找出乘法運算部45的輸出值為“643960”的增益G1、G2,便可將可變幅度設定為±5 ppm。在此情況下,增益G1為79,增益G2為2-10
30是加法運算部,且將與第1暫存器3中所設定的標稱頻率為相對應的數位值、和來自乘法運算部45的數位值進行相加。在所述例子中,當利用頻率調整量輸出部41設定為作為2的補數表現的數位值的最小值的「-8388608」時,加法運算部30中所得的數位值(頻率設定資料)成為:從38.88 MHz中減去相當於5 ppm的頻率(38.88 MHz×5/100萬)所得的值。而且,當利用頻率調整量輸出 部41設定為作為最大值的「8388608-1」時,加法運算部30中所得的數位值(頻率設定資料)成為:38.88 MHz加上相當於5 ppm的頻率(38.88 MHz×5/100萬)所得的值。
即,頻率調整量輸出部41中的頻率調整量是:在相當於38.88 MHz±5 ppm的頻率的可變幅度中,可設定符合該數位值的頻率。圖3表示使利用頻率調整量輸出部41設定的數位值從最小值變為最大值時的頻率調整量(頻率相對於標稱頻率的比率),且表示將可變幅度設定為±5 ppm及±7 ppm時的例子。
返回到圖1中,微控制器2上連接著非揮發性記憶體、例如包含電可擦除可編程唯讀記憶體(EEPROM,Electrically Erasable Programmable ROM)的外部記憶體51。而且,微控制器2包含:可與主計算機(host computer)6正常通信的介面(interface)52。該介面52使用例如作為串列介面(serial interface)的標準規格的「I2C介面」或「RS232」等。此外,介面52也可以為平行介面(parallel interface)。
外部記憶體51是對每個振盪器寫入有特定的特定信息。作為特定信息,可列舉振盪電路部1中所需的各種參數、產品編號等,但存儲在所述第1~第4暫存器3、41、42、43中的數位值也包含在特定信息中。由製造商從主計算機6經由介面52對外部記憶體51寫入特定信息。而且,在該例中,分別分配給所述第1~第4暫存器3、41、42、43的位址(address)、與在外部記憶體51內分別分配給標 稱頻率、頻率調整量、第1增益G1、第2增益G2的位址一致。例如,如果將外部記憶體51內分配給標稱頻率的位址設為A2,那麼分配給第1暫存器3的位址也是A2。
接著,對所述實施方式的作用進行說明。首先,振盪器製造商在製造振盪器時,將所需的參數從主計算機6寫入到外部記憶體51中。在參數中,包含:前文所述的標稱頻率、增益G1、G2的值等。以下述方式進行標稱頻率的設定。從第1暫存器3中將作為頻率設定信號的數位值輸入至振盪電路部1的DDS11,且利用頻率測量器測量振盪電路部1的輸出頻率,將輸出頻率為標稱頻率的所述數位值作為標稱頻率的設定值、且寫入到外部記憶體51中。此時,第2暫存器41中存儲有零值作為數位值。
而且,按照以若與標稱頻率相對應的第1暫存器的數位值經決定,則標稱頻率為38.88 MHz,與該標稱頻率相對應的數位值為「128792027777」的情況為例詳細敍述的方式,決定第3暫存器42中的增益G1的值及第4暫存器43中的增益G2的值。製造商根據例如用戶的要求,而決定相對於標稱頻率的可變幅度(可變比率),且根據該可變幅度決定增益G1、G2的各值。這些值作為串列信號而從主計算機6被輸入至介面52,且在此處轉換為平行信號後,寫入到外部記憶體51中。
這樣的話,若決定增益G1、G2,那麼存儲在第2暫存器41中的數位值的全域(full range)與可變幅度、例如±5 ppm相對應,通過調整該數位值,輸出頻率便可例如圖 3所示進行調整。頻率調整量由製造商設定為例如零值,用戶可在製造商設定的可變幅度的範圍內將輸出頻率設定為期望值。
即,用戶對於所需的頻率調整量從主計算機6經由介面52,而重寫第2暫存器41的資料。此外,也可以構成為,應寫入到第2暫存器41中的頻率調整量是:和其他參數同樣地,從主計算機6經由介面52一旦寫入到外部記憶體51中,且當裝置的電源接通時由第2暫存器41讀出。
其後,若接通振盪器的電源,那麼,通過存儲在微控制器2內的程式(program),將外部記憶體51內的參數讀出後,寫入到相應的暫存器中。從第1暫存器3輸出與標稱頻率相對應的數位值。第2暫存器41可由用戶經由介面52任意地進行調整、且輸出:與相對於標稱頻率的調整比率相對應的數位值。將增益G1、G2乘以與該調整比率相對應的數位值,求出:與應相對於標稱頻率進行調整的頻率對應的數位值。利用加法運算部30將該數位值和與標稱頻率相對應的數位值相加,並將相加值作為頻率設定信號而輸入至振盪電路部1的DDS11,以已詳細敍述的方式進行動作,且從振盪電路部1中獲得所需的輸出頻率。
此外,振盪電路也可以是恆溫控制晶體振盪器(OCXO,Oven Controlled Crystal Oscillator)(帶有恆溫槽的振盪器),或者也可以是溫度補償晶體振盪器(TCXO,Temperature Compensated Crystal Oscillator)(帶有溫度補償的振盪器),在TCXO的情況下,將與溫度檢測部中的 檢測結果相對應的補償信號和以所述方式獲得的頻率設定信號(來自加法運算部30的輸出信號)相加後,輸入至DDS11。
所述實施方式中,由作為標稱頻率輸出部的第1暫存器3輸出:與標稱頻率相對應的數位值,並且,生成:相對於標稱頻率的頻率的調整量的數位值,來作為由頻率比率表示的頻率調整量和增益的乘積值,並將該乘積值和標稱頻率相加,以作為頻率的設定信號。而且,以使作為頻率調整量的數位值的可變範圍和由頻率比率表示的頻率的可變幅度相對應的方式,來決定增益。因此,根據本發明,例如製造商可根據振盪頻率的使用範圍,利用主計算機6設定:由頻率比率表示的可變幅度,而且,用戶可在該可變幅度中高精度地設定頻率。因此,無需變更硬體構成,便可應對各種頻率調整範圍規格(可變幅度)。
即,可通過確保:使與頻率調整量相對應的數位資料的位元寬為足夠寬,而獲得較高的頻率設定精度。
而且,由於利用數位值來進行頻率調整,所以不會受到使用類比信號時成為問題的電子雜音的影響,也能消除類比元件的經年變化或溫度導致的特性變化造成的頻率不穩定性的問題。因此,頻率的穩定性較高,適合於GPS等要求高穩定頻率控制的系統。進而,更由於通過對暫存器41設定數位值來決定頻率調整量,所以與利用類比電路進行頻率設定的場合相比,頻率的設定輸入值和輸入至振盪電路部的頻率設定信號的直線性變得良好,因此,頻率的 設定輸入值和輸出頻率的直線性變得良好。
此處,對各暫存器3、41、42、43寫入數位值的方法,並不限定於從外部記憶體51中讀出,也可以從主計算機經由介面52直接寫入。
另外,本發明也可以在用戶側變更頻率的可變幅度。
本發明只要為根據頻率的設定信號來決定輸出頻率的振盪器,則可採用各種構成作為振盪電路部。
圖5是使用考畢茲振盪電路作為振盪電路部的例子。7表示振盪電路部,且對與背景技術中說明的圖6的電路相同的部分標注相同的符號。在該例中,在圖1所示的微控制器2的頻率設定信號的輸出端(加法運算部30的輸出端)和控制輸入端子105之間設置著數位/類比轉換部71,且利用數位/類比轉換部71將作為數位值的頻率設定信號轉換為類比信號,而輸入至控制輸入端子105。在該例中也能獲得和前文所述的實施方式相同的效果。
此外,作為振盪電路部,除考畢茲電路以外,也可以是Pierce(皮爾斯)電路、Clapp(克拉普)電路、Butler(巴特勒)電路等其他振盪電路。
此處,當頻率的可變幅度由頻率比率來表示時,並不限定於:高於標稱頻率一側的比率和低於標稱頻率一側的比率為相同,也能以彼此不同的方式進行設定。
即,在所述實施方式中,列舉了相對標稱頻率為±5 ppm等的例子,但也可以例如相對標稱頻率為-4 ppm至+6 ppm的方式進行設定。
這樣,可通過不僅設置例如圖1所示的構成,而且設置輔助暫存器來實施設定。例如,構成為如果設定相對標稱頻率±5 ppm的可變幅度,那麼對輔助暫存器設定相當於+1 ppm的數位值,使來自輔助暫存器的數位值和從第2暫存器41輸出的數位值相加,且使增益G1、G2乘以該相加值。在此情況下,如果使第2暫存器41的數位值從最小值變為最大值,則將增加+1 ppm的頻率調整量,所以可獲得-4 ppm至+6 ppm的可變幅度。
另外,在圖1的實施方式中,使用暫存器作為標稱頻率輸出部、頻率調整量輸出部及增益輸出部,但並不限定於暫存器,也可以使用例如隨機存取記憶體(RAM,Random Access Memory)。
進而,振盪電路部並不限定於使晶體振動器為振盪部的構成,也可以為例如將電感電容(LC,Inductance-capacitance)共振部(使用有電感器(inductor)成分和導體(conductor)成分的共振部)設為振盪部的構成。
1‧‧‧振盪電路部
2‧‧‧微控制器
3‧‧‧第1暫存器(標稱頻率輸出部)
6‧‧‧主計算機
7‧‧‧振盪電路部
11‧‧‧DDS(直接數位頻率合成器)
12‧‧‧電壓控制振盪器
13‧‧‧分頻器
14‧‧‧相位比較部
15‧‧‧電荷泵
16‧‧‧環路濾波器
30‧‧‧加法運算部
41‧‧‧第2暫存器(頻率調整量輸出部)
42‧‧‧第3暫存器(第1增益輸出部)
43‧‧‧第4暫存器(第2增益輸出部)
44、45‧‧‧乘法運算部
51‧‧‧外部記憶體
52‧‧‧介面
71‧‧‧數位/類比轉換部
101‧‧‧晶體振動器
102‧‧‧電感器
103‧‧‧變容二極體
104‧‧‧電晶體
105‧‧‧控制端子
106、107‧‧‧電阻
108、109‧‧‧電容器
圖1是表示本發明的實施方式的整體構成的方塊圖。
圖2是表示構成可變幅度設定部的一部分暫存器的輸入輸出的關係的說明圖。
圖3是表示相當於頻率調整量的數位值和相對於標稱頻率的變動率的關係的特性圖。
圖4是使本發明的實施方式中使用的暫存器的位址和資料相對應的說明圖。
圖5是表示本發明的另一實施方式的電路圖。
圖6是表示以往的振盪器的電路圖。
圖7是表示以往的振盪器中的控制電壓和振盪頻率(輸出頻率)的關係的特性圖。
1‧‧‧振盪電路部
2‧‧‧微控制器
3‧‧‧第1暫存器(標稱頻率輸出部)
6‧‧‧主計算機
11‧‧‧DDS(直接數位頻率合成器)
12‧‧‧電壓控制振盪器
13‧‧‧分頻器
14‧‧‧相位比較部
15‧‧‧電荷泵
16‧‧‧環路濾波器
30‧‧‧加法運算部
41‧‧‧第2暫存器(頻率調整量輸出部)
42‧‧‧第3暫存器(第1增益輸出部)
43‧‧‧第4暫存器(第2增益輸出部)
44、45‧‧‧乘法運算部
51‧‧‧外部記憶體
52‧‧‧介面

Claims (4)

  1. 一種振盪器,構成為:通過將頻率的設定信號輸入至振盪電路部,而得到對應於來自該振盪電路部的所述設定信號的頻率的輸出,且能夠使頻率在低於標稱頻率的頻率和高於標稱頻率的頻率之間可變,其特徵在於,所述振盪器包括:標稱頻率輸出部,輸出與所述標稱頻率相對應的數位值;頻率調整量輸出部,為了根據頻率的比率來設定相對於所述標稱頻率的頻率調整量,而輸出與該比率相對應的數位值;增益輸出部,輸出與應乘以從該頻率調整量輸出部輸出的數位值的增益相對應的數位值;乘法運算部,使從所述增益輸出部輸出的增益乘以從所述頻率調整量輸出部輸出的數位值;以及加法運算部,將從所述標稱頻率輸出部輸出的數位值、和從所述乘法運算部輸出的數位值相加後,作為頻率的設定信號輸出;以將由頻率的比率表示的頻率可變幅度的下限值分配給能夠利用所述頻率調整量輸出部設定的數位值的最小值,並且將由頻率的比率表示的頻率可變幅度的上限值分配給能夠利用所述頻率調整量輸出部設定的數位值的最大值的方式,來決定所述增益值。
  2. 如申請專利範圍第1項所述的振盪器,其中: 由所述增益輸出部輸出的增益包含:大於1的第1增益、和作為2的指數的倒數的第2增益,利用所述乘法運算部所得的值是:將從所述頻率調整量輸出部輸出的數位值、所述第1增益及所述第2增益相乘所得的值。
  3. 如申請專利範圍第1項或第2項所述的振盪器,更包括:非揮發性記憶體,所述非揮發性記憶體包含所述頻率調整量及所述增益值,且存儲所述振盪器中使用的特定信息,所述頻率調整量輸出部及所述增益輸出部包含:揮發性記憶體,且所述揮發性記憶體中的所述頻率調整量及所述增益是:從所述非揮發性記憶體中讀出後寫入。
  4. 如申請專利範圍第3項所述的振盪器,更包括:數位介面,且所述頻率調整量及所述增益是:從外部控制部經由所述數位介面而寫入到所述非揮發性記憶體中。
TW101140572A 2011-11-02 2012-11-01 振盪器 TWI551034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011241635A JP5863395B2 (ja) 2011-11-02 2011-11-02 発振器

Publications (2)

Publication Number Publication Date
TW201320581A true TW201320581A (zh) 2013-05-16
TWI551034B TWI551034B (zh) 2016-09-21

Family

ID=48171793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140572A TWI551034B (zh) 2011-11-02 2012-11-01 振盪器

Country Status (4)

Country Link
US (1) US8674780B2 (zh)
JP (1) JP5863395B2 (zh)
CN (1) CN103095290B (zh)
TW (1) TWI551034B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5946737B2 (ja) 2012-09-27 2016-07-06 日本電波工業株式会社 発振装置
US9225347B2 (en) 2013-03-29 2015-12-29 Nihon Dempa Kogyo Co., Ltd. Oscillator
JP6354932B2 (ja) * 2013-10-16 2018-07-11 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
JP6720671B2 (ja) * 2016-04-25 2020-07-08 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256058A (ja) * 1995-03-15 1996-10-01 Anritsu Corp 信号発生装置
JP3395529B2 (ja) * 1996-06-28 2003-04-14 三菱電機株式会社 周波数シンセサイザ
US7483508B2 (en) * 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
US8000428B2 (en) * 2001-11-27 2011-08-16 Texas Instruments Incorporated All-digital frequency synthesis with DCO gain calculation
US7038552B2 (en) * 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
JP2007150590A (ja) * 2005-11-25 2007-06-14 Kenwood Corp Fm変調装置
JP2007208372A (ja) * 2006-01-31 2007-08-16 Kenwood Corp 送信装置及び制御方法
JP2008098790A (ja) * 2006-10-10 2008-04-24 Hitachi Ltd 発振装置および周波数検出装置
JP2008109243A (ja) * 2006-10-24 2008-05-08 Renesas Technology Corp Rf通信用半導体集積回路
JP4850959B2 (ja) * 2009-06-12 2012-01-11 日本電波工業株式会社 Pll回路
JP5338577B2 (ja) * 2009-09-04 2013-11-13 富士通株式会社 同期伝送装置及びジッタ抑圧方法

Also Published As

Publication number Publication date
TWI551034B (zh) 2016-09-21
US20130106523A1 (en) 2013-05-02
US8674780B2 (en) 2014-03-18
JP5863395B2 (ja) 2016-02-16
JP2013098872A (ja) 2013-05-20
CN103095290A (zh) 2013-05-08
CN103095290B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US7332975B2 (en) Reference-less clock circuit
US8471619B2 (en) Circuit and method for generating a clock signal
TWI485986B (zh) 時脈訊號合成之方法與裝置
US7884655B2 (en) Control circuitry
TWI551034B (zh) 振盪器
US7609122B2 (en) Method and system for calibration of a tank circuit in a phase lock loop
CN102624381A (zh) 振荡装置
TWI454043B (zh) 振盪裝置
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
CN102931977A (zh) 振荡装置
JP6298686B2 (ja) 発振器
EP2883307A1 (en) Method and apparatus to control the lc tank temperature null characteristic in a highly stable lc oscillator
CN107005244A (zh) 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
TW201914215A (zh) 控制數位控制振盪器的方法
US8125284B2 (en) Temperature compensation method and apparatus for an output frequency signal based on successive approximation
TWI625042B (zh) 一種訊號處理系統及其方法
JP2016019269A (ja) 発振器
JP2012216963A (ja) 関数発生回路、制御信号生成方法及びカーブフィッテング方法
US5204552A (en) Voltage controlled oscillator and an operating method thereof
JP5831002B2 (ja) 発振器および電子機器
JP2011166473A (ja) 半導体集積回路
WO2010041159A1 (en) Digitally controlled oscillator