TW201236053A - Litho-freeze-litho-etch (LFLE) double patterning with inline chemical critical dimension slimming - Google Patents

Litho-freeze-litho-etch (LFLE) double patterning with inline chemical critical dimension slimming Download PDF

Info

Publication number
TW201236053A
TW201236053A TW100141630A TW100141630A TW201236053A TW 201236053 A TW201236053 A TW 201236053A TW 100141630 A TW100141630 A TW 100141630A TW 100141630 A TW100141630 A TW 100141630A TW 201236053 A TW201236053 A TW 201236053A
Authority
TW
Taiwan
Prior art keywords
pattern
radiation
sensitive material
layer
substrate
Prior art date
Application number
TW100141630A
Other languages
English (en)
Other versions
TWI478211B (zh
Inventor
Shannon W Dunn
David Hetzer
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201236053A publication Critical patent/TW201236053A/zh
Application granted granted Critical
Publication of TWI478211B publication Critical patent/TWI478211B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Drying Of Semiconductors (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)

Description

201236053 六、發明說明： 【相關專利申請案之交又參照】 曰依據37 CFR§ 1.78(a)(4)，本申請案主張於2〇1〇年^月23 =提出申請之美國臨時中請案第61/416,496號之權利與優先權， 其公開内容在此全部引用以作為參考。 【發明所屬之技術領域】 本發明係關於在基板上圖案化薄膜之方法，尤有關於在基板 上多重圖案化薄膜之方法。 【先前技術】 一在材料處理方法中，圖案蝕刻包含將輻射敏感材料層(例如： 光阻)塗佈到基板之上表面、使用光微影⑽^to^ithography)製程在 輪射敏感㈣層巾形成U案、以及使用侧製程將赫敏感材料 層中所形成之_移轉到基板上之下層薄膜。韓射敏感材料之圖 案形成-般包含使用如光微影系統將輕射敏感材料曝光到電磁 (fM ’ electromagnetic)轄射之圖案，接著使用顯影溶液來去除輻射 敏感材料之受照射區域(如正型(p〇sitive t〇ne)光阻之情況)或非照 射區域(如負型(negative tone)光阻之情況）。 近來’已k出雙重圖案形成(d〇ubie paaeming)方法，其可達成 更小間距之更小特徵部之圖案化，其間距或特徵部比現行標準微 影技術所能輕相彳、。減少特徵尺权—方法為在相同基板上 使用兩次標準微影圖案形成與蝕刻技術(即LELE或微影/银刻/微 影/1虫刻(Litho/Etch/Litho/Etch)) ’藉此形成彼此緊密地間隔開之較 大圖案，以達到比藉由一次曝光可能達到之特徵尺寸更小之特徵 尺寸，。在LELE雙重圖案形成期間，將基板曝光到第一圖案；該 第一圖案顯影於輻射敏感材料中；使用蝕刻製程將輻射敏感材料 中所形成之第一圖案移轉到下層；以及接著重複此一連串步驟以 產生第二圖案。 201236053 減少巧徵尺寸之另一方法為在相同基板上使用兩次標準微影 圖案，接著使用蝕刻技術(即LLE或微影/微影/|虫刻 (LithyLitho/Etch))，藉此形成彼此緊密地間隔開之較大圖案，以達 到比藉由一次曝光可能達到之特徵尺寸更小之特徵尺寸。/在lle 雙重圖案形成期間’將基板曝光到第—圖案；將基板曝光到第二 圖案；將第一圖案與第二圖案顯影於輻射敏感材料中；以及使^ 蝕刻製程將輻射敏感材料中所形成之第一圖案與第二圖案移轉到 下層。 LLE雙重圖案形成之一方法包含微影/凌結/微影纖刻&^^ 技術，其利用將凍結材料塗佈於第一圖案形成層中之第一圖案 上，^造成其中之「猿結(freezing)」或「交聯扣趾㈣^因 此使第-®案形絲能承受隨後之具有第二随之第二圖案形成 層之處理。然而’習知之雙細飾成技術仍受限於可印刷之極 限特徵尺寸。 【發明内容】 本發明係關於在基板上圖案化薄膜之方法。本發明亦關於在 基板上雙重®案化_之方法。本發明更有關於 LFLE雙重 圖案形成技術在基板上雙重圖案化薄膜之方法。並且，lfle雔 圖案形成技術包含臨界尺寸(CD)縮窄製程。 根據-實施例’描述雙重_化基板之方法。雙細案形成 方法可以包含LFLE馳，其包含第_ CD神製 =該第一 CD縮窄製程用來將第一 _減為第一第“』 而該弟二CD、缩窄製程用來將第二CD、_減為第二縮減cd。 f據另-實施例’描述雙_案化基板之方法。該方法包含： 形成触敏感材料層；使㈣—微影製程在第—練敏感材 料層中準備第-圖案，該第-圖案之在於第—臨界尺寸戊
準備ΐ —圖案之後’執行第—CD縮窄製程以將第一 CE ΐίί IΪΪ二使財結製程來康結第—輻射敏感材料層中 之具有第-縮減CD之第-_;在第—骑敏感材料層中之具 201236053 有f縮減CD之第一圖案上形成第二輕射敏感材料層；使用第 影製程在第二輻射敏感材料層中準備第二圖案，該第二圖宰 在於第二CD;以及在準備第二圖案之後，執行第二⑶縮 乍I程以將第二CD縮減為第二縮減CD。 條ϋΐ據施例’描述—或多輕射敏感材料層中所形成之線 条圖木，其包S小於20 nm之線條圖案CD。 【實施方式】 蔹者實中揭不圖案化基板之方法。然而，熟悉相關技 二始"—’可在^具備此等特定細節之—些或全部下實行各種 1實例中’為了避免混淆本發 ^ 示或詳細說明已知結構、材料、或操^肩之實μ樣’不顯 -地L為了提供本發明之全面了解，提出說明用之特定數 明。此外，岸♦了解円巾辦甜-不一備此專特疋細郎下貫行本發 必按比繼; 所顯不之各種實施例為說明圖，並且未 或其之「-個實施例」、或「-實施例」、 特性係包含於本發明之至少徵 '結構、材料、或 個實施例中。因此，在整二明書中出現 「在-個實施例中」、或「在 :十之不同位置所出現之 明之相同實施例。此外，特^特^、1 ^之慣用語未必代表本發 何適當方式結合於-或多個實施^了、材料、或特性會以任 但是，應當了解，雖然已鮭猱一 包含者亦是富有創造性之特徵。既念之創造性，說明中所 在此使用之「基板」一般传拍姑 基板可以包含裝置(尤其是半導' 曰x本發明實施例之待處理物。 分或結構，並且舉例來說，可以電子褒置)之任何材料部 晶圓、或位於或覆蓋於基底基^ &基$反結構，例如：半導體 苒上之分層(例如：薄膜）。因此， 201236053 並不意圖將基板限制為任何特定基底結構、下覆 圖案或沒有圖案，而是預期包含任何這類分層或基底結 分層和/或基底結構之任意結合。下面說明會提及特定^ 板，但僅為了說明目的而非加以限制。 κ卷 現在參考圖示，其中在數個圖中，相同 ^ ιλ,ι 1〇 化基板之方法。該方法係說明於流程圖200中，並且 210’在基板110上形成第一輻射敏感材料層12()。第射^咸 材料層120可以包含光阻(ph〇t〇_resist)。舉例來說，第一輕射敏^ 材料層120可以包含248 nm(奈米)之阻劑、193 之阻劑、157 ^ 之阻劑、極紫外線(EUV，extremeultravi〇let)阻劑、或電子光束敏 感阻劑。此外，舉例來說，第一輻射敏感材料層12〇可以包含熱 凍結光阻、電磁(EM)輕射凍結光阻、或化學凍結光阻。 ， 第一輻射敏感材料層120可以藉由將材料旋轉塗佈 (spin-coating)到基板110上來形成。第一輻射敏感材料層12〇可以 使用軌道系統(track system)來形成。舉例來說，執道系統可以包含 清潔軌道 ACT® 8、ACT® 12、UTHIUS®、IXrmUSTMProTM、 或LITHrUS™ Pro VTM阻劑塗佈與顯影系統，其市面上可自T〇ky〇 Electron Limited CTEL)購得。熟悉旋塗阻劑技術(spin_〇nresist techonology)之技藝者已知曉在基板上形成光阻膜之其他系統與方 法。塗佈製程之後可以接著一或多次之第一塗佈後烘烤(ρΑβ， post-application bake)，以加熱基板no，並且在一或多次之第一 PAB後接著一或多次之冷卻循環，以冷卻基板11()。 在步驟220中與如圖1B中所顯示，具有第一輻射敏感材料層 120之基板11〇對齊於輻射曝光系統中之第一對準位置，並使用具 有第一影像圖案之第一輻射來成像。輻射曝光系統可以包含乾或 濕式光微影系統。可以使用任何適當之習知步進(stepping)微影系 統、或掃描(scanning)微影系統來形成第一影像圖案。舉例來說， 光微影系統市面上可自ASMLNetherlands B.V. (De Run 6501， 5504 DR Veldhoven，The Netherlands)、或 Canon USA，Inc” 6 201236053
Semiconductor Equipment Division(3300 North First Street, San Jose, CA95134)購得。或者，可以使用電子光束微影系統來形成第一影 像圖案。
使已曝光到第一影像圖案之第一輻射敏感材料層120經歷顯 影製程’以去除第一影像圖案區域，並在第一輻射敏感材料層12〇 中形成第一圖案122。第一圖案122之特徵在於第一臨界尺寸(CD) 124。第一圖案122可以包含第一線條圖案。顯影製程可以包含將 基板暴露到顯影系統(例如：執道系統)中之顯影溶液。舉例來說， 執道系統可以包含清潔軌道ACT® 8、ACT® 12、LITHIUS®、 LITHIUS™ ΡΓ0ΤΜ、或LITHIUStm Pr〇 vtm阻劑塗佈與顯影系統， 其市面上可自Tokyo Electron Limited (TEL)購得。在顯影製程前會 先執行一或多次之第一曝光後烘烤(pEB ，post-exposure bakes)，以 加熱基板110，並在一或多次之第一 PEB後接著一或多次之冷卻 循環，以冷卻基板11〇。 ^在步驟230中與如圖ic中所顯示，執行第一臨界尺寸(CD) 縮=製程以將第一 CD 124縮減為第一縮減CD 126。圖3說明CD 縮窄製程，而圖4A與4B提供CD縮窄製程之示範數據。 々在步驟240中與如圖1D中所顯示，使用凍結(freeze)製程來凍 結第一輻射敏感材料層12〇中之具有第一縮減CD 126之第一圖案 122，以形成凍結之第一輻射敏感材料層12〇，。在一實施例中，第 「輻射敏感材料層120可以包含可熱固化之凍結阻劑，其中使用 象結製程/東結第-輪射敏感材料層12()中之第―随122之步驟 包含烘烤(或加熱)第一輻射敏感材料層12〇，以埶固化盥保存呈有 縮減3126之第一圖案122。在束結製程期間，溫度射共烤 吩間為製程參數，其可以調整以達到圖案CD之控制。 岳丨「凍結」’之後將說明同時並不意圖構成限 卜八代表或4程結果，其巾準備和/或處理輻射敏感材料 =變轄雜ίΐ料層之狀態，使其能承受隨後之微影處理。舉 歹1說’-旦θ案在幸昌射敏感材料層中柬結，在額外微影製程之 201236053 後’ 3亥圖案μ負上仍會維持’且會或不會對圖案CD造成些許改 變0 在另一實施例中，第一輻射敏感材料層12〇可以包含可£]^ 輻射固化凍結阻劑，其中使用凍結製程凍結第一輻射敏感材料層 120中之第一圖案122之步驟包含將第一輻射敏感材料層ι2〇曝光 到EM輻射，以輻射固化與保存具有第一縮減CD 126之第一圖案 122。在凍結製程期間，EM強度與曝光時間為製程參數，其可以 調整以達到圖案CD之控制。 在另一實施例中’第一輻射敏感材料層12〇可以包含可化學 固化凍結阻劑，其中使用凍結製程凍結第一輻射敏感材料層12〇 中之第一圖案122之步驟包含將化學凍結材料塗佈到第一輻射敏 感材料層120、以及使化學凍結材料與第一輻射敏感材料層12〇 反應’以化學固化與保存具有第一縮減CD126之第一圖案122。 在凍結製程期間，化學凍結材料之濃度與類型、以及暴露時間為 製程參數，其可以調整以達到圖案CD之控制。 其中，化學凍結材料可以塗佈在第一輻射敏感材料層12〇上 方，以與第一輻射敏感材料層120相互化學作用。化學凍結材料 可以藉由將材料旋轉塗佈到基板110上來形成。化學凍結g料可 以使用執道系統來形成。舉例來說，執道系統可以包含清潔軌道 ACT® 8 > ACT® 12' LITfflUS®' LITHIUS™ Pro™ > ^ LITfflUS™
Pr〇VTM阻劑塗佈與顯影系統，其市面上可自Tokyo Electron Limited (TEL)購得。熟悉旋塗阻劑技術之技藝者已知曉在基板上. 形成光阻膜之其他系統與方法。塗佈製程之後可以接著一或多次 之烘烤製程，以加熱基板11〇並固化化學凍結材料之至少一部分。 ，於將化學;東結材料塗佈到基板11G並加熱基板11〇，化學康 之-部分與第一輕射敏感材料層12〇之暴露表面反應，以 之第—輻射敏感材料層12G’。之後，使關離溶液將化 子上材，從基板110剝除，以保存;東結之第一輕射敏感材料層 旦^之f —圖案122。_溶液可以包含習知之剝離溶液或高當 里/辰度之剝離溶液。舉例來說，剝離溶液包含具有大於〇·26之當 8 201236053 量濃度(N)之活性溶質。或者，剝離溶液包含具有大於0.3之當量 濃度(N)之活性溶質。或者，剝離溶液包含具有大於〇 4之當量濃 度(N)之活性溶質。或者，剝離溶液包含具有大於〇.5之當量濃度 (N)之活性溶質。 剝罐>谷液可以包含驗性水溶液(aqUe〇us alkali s〇luti〇n)。此外， 剝谷液可以包含虱氧化物(hydroxide)。另外，剝離溶液可以包含 四級虱氧化敍(quaternary ammonium hydroxide)。而且，剝離溶液 可以包含四曱基虱氧化錢(丁;\仏只，tetramethyl ammonium hydroxide)。剝離溶液中2TMAH之當量濃度⑼可以等於或大於 0.26。或者’剝離溶液中iTMAH之當量濃度⑼可以大於或等於 0.3。或者，剝離溶液中2TMAH之當量濃度⑼可以大於或等於 0.4。或者，剝離溶液中之丁刖^之當量濃度⑼可以大於或等於 0.5。又或者，剝離溶液中2TMAH之當量濃度⑼可以為約〇 32。 剝離溶液中之TMAH濃度可以等於或大於2 36 %w/v (或每1〇〇毫 升(ml)之溶液2.36克之溶質）。或者，剝離溶液中之TMAH濃度可 以大於2.72 %w/v (或每1〇〇毫升(ml)之溶液2 72克之溶質）。習知 之剝離溶液具有0.26以下之當量濃度。舉例來說，可輕易地從 =業供應商購得具有0.26之當量濃度之TMAH基剝離溶液。當量 濃度(N)增加超過0.26會致使雙重圖案形成製程之基板產量之增 加以及影響裝置良率之基板缺陷率之減少。 曰 在各貫_施例中，凍結製程會產生部分或全部延伸通過第一圖 案122之保護層，其保護第一輻射敏感材料層12〇中之第一圖案 =2免於遭受隨後之微影製程，例如：塗佈、曝光、顯影、以及/縮 乍製私，因此，「滚結」第一輕射敏感材料層以形成凍結之第 一輻射敏感材料層120’，該凍結之第一輻射敏感材料層12〇，之 徵在於第一縮減CD。 無淪第一輪射敏感材料層為可熱固化凍結阻劑、可EM固化 J結阻劑、或可化學固化輕阻劑，其可以包含在熱處理、輕射 處理、或化學處理時會呈現交聯作用之材料。另外，化學凍結材 料可以包含在輻射敏感材料層中會造成交聯作用之任何可去^之 201236053 t、化^;東結材料可以包含高分子材料⑽興咖㈣論1)。舉 ^來β兒，廷些材料可以包含JSRMicr〇,Inc.⑽㈣娜施刪& venue，Sunnyvale，CA 94089)所販售之材料，舉例來說，包含ρζχ F112凍結材料。或者，舉例來說，這些材料可以包含d〇w Company (1〇〇 Independence Mall West, Philadelphia, PA 19106)-^^ 育子公司Rohm與Haas所販售之材料，舉例來說，包含sc™ 1〇〇〇 表面固化劑(SCA，Surface Curing Agents)。 ,在步驟25〇中與如圖1E中所顯示，第二輻射敏感材料層140 係形成^基板110上。第二輻射敏感材料層14〇可以包含光阻。 舉例來說，第二輻射敏感材料層14〇可以包含248 11111(奈米)之阻 劑y93_nm之阻劑、15711111之阻劑、Ευγ (極紫外線)阻劑、或電 子，束敏感阻劑。可以藉由將材料旋轉塗佈到基板u〇上來形成 第^輻射敏感材料層140。可以使用執道系統來形成第二輻射敏感 材料層140。舉例來說，轨道系統可以包含清潔轨道ACT⑧8、
ACT® 12、LITHIUS®、LITHIUStm ProTM、或 LITHIUSTM Pro VTM 阻劑塗佈與顯影系統’其市面上可自T〇ky〇 Electr〇n Limited (TEL) 購得:熟悉旋塗阻劑技術之技藝者已知曉在基板上形成光阻膜之 其他系統與方法。塗佈製程之後可以接著一或多次之第二PAB， 以加熱基板110，並在一或多次之PAB後接著執行冷卻循環，以 冷卻基板110。 在步驟260中與如圖1F中所顯示，具有第二輻射敏感材料層 140之基板11〇對齊於輻射曝光系統中之第二對準位置，並使用具 有第二影像圖案之第二輻射來成像。第二輻射可以與第一輻射相 同或不同。輕射曝光系統可以包含乾或濕式光微影系統。可以使 用任何適當之習知步進微影系統、或掃描微影系統來形成第二影 像圖案。舉例來說，光微影系統可自ASMLNetherlands B.V. (De
Run 6501，5504 DR Veldhoven，The Netherlands)、或 Canon USA，
Inc., Semiconductor Equipment Division(3300 North First Street, San
Jose，CA95134)購得。或者，可以使用電子光束微影系統來形成第 二影像圖案。 201236053 使已曝光到第二影像圖案之第二輕射敏感材料層14〇經歷顯 影製程，以去除第二影像圖案區域’並在第二輻射敏感材料層14〇 中形成第二圖案142。第二圖案142之特徵在於第二臨界尺寸 (CD)144。第二圖案142可以包含第二線條圖案。顯影製程可以包 含將基板暴露到顯影系統(例如：執道系統)中之顯影溶液。舉例來 說’軌道系統可以包含清潔執道ACT® 8、ACT® 12、LITHIUS®、 LITmuS™ Ρκ)Τμ、或LITHIUS™加yTM阻劑塗佈與顯影系統， 其市面上可自Tokyo Electron Limited (TEL)購得。在顯影製程前可 以執行一或多次之第二PEB，以加熱基板110，並且在一或多次之 第一 PEB後接著一或多次之冷卻循環，以冷卻基板u〇。 在步驟270中與如圖1G中所顯示，執行第二臨界尺寸(CD) 縮窄製程，以將第二CD144縮減為第二縮減(：13146，因此留下 具有第一圖案122與第二圖案142之雙重圖案150。圖3說明CD 縮窄製程，而圖4A與4B提供CD縮窄製程之示範數據。 在步驟280中，使用一或多次姓刻製程將雙重圖案15〇移轉 到基板11〇之下層，該雙重圖案150包含具有第一縮減CD126之 第一圖案122與具有第二縮減(：〇146之第二圖案142。一或多次 蝕刻製程可以包含乾或濕式蝕刻製程之任何組合。乾式蝕刻製程 可以包含乾式電漿蝕刻製程或乾式非電漿蝕刻製程。 、 如圖3中之圖示說明，CD縮窄製程(例如：上述之第一 cd 縮窄製程和/或第二CD縮窄製程)包含製程程序300，其開始於在 基板310上方準備輕射敏感材料層320。如上所述，在光微影系統 中另字輕射敏感材料層320曝光到電磁(EM)輕射之後，藉由將轄'身于 ，感材料層320暴露到第一顯影溶液來使輕射敏感材料層3如顯 影，因此留下具有CD 325之圖案321。在輻射敏感材料層32〇曝 光到EM輻射期間，圖案321之一(平行線陰影)部分暴露於中等強 度之£]\^[輪射’但在暴露到第一顯影溶液之後仍存在。 在步驟301中，進一步藉由將輻射敏感材料層32〇暴露到高 溫，第二顯影溶液來使輻射敏感材料層32〇顯影。這樣做，高溫 之第一顯影溶液會去除圖案321中曝光到中等強度輻射之 201236053 含提制約2m之熱顯影溫 ί:i者’舉例來說’第二顯影溶液可以包含提 第1 $ ϋI^度之含™驗。或者，舉例來說， H 升到約3叱以上之熱顯影溫度之含 23。(：以ΓΓθ ίί ’舉絲說’第二㈣溶液可以包含提升到約 2 C 2…力C以下之熱顯影溫度之含ΤΜΑΗ溶液。又或者， 牛例^說’第二顯影溶液可以包含提升到約 〇 在此製程靖，顯
度暴路時間為製程參數，其可以調整以達到圖案CD (搜制。 在步驟302中’使用酸性(以符號「+」和/或 326之中間圖案322。舉例來說，可以透過 f方法將含酸溶液塗佈到具有中間縮減cd 326之 輕射敏感材料層320。在此製程步驟中，含酸溶液之 與暴露時間為製程參數，其可以調整以達到圖案CD之控制。又 在步驟303巾，提升輕射敏感材料層32〇之溫度 中之圖案中。舉例來說，將輻射敏感^ 枓層320¼升到約50 c以上之烘烤溫度。或者，舉例來說 射敏感材料層320提升到範圍從約耽到約⑽。c 、田 步Ξ制溫度與暴露_城程參數，其可=整二達 f步驟3〇4中，更進一步藉由將輕射敏感材料層32〇暴露 第二顯影溶液來使輻射敏感材料層32〇顯影。這樣做，第主 溶液會在輜射敏感材料層32G中產生具有縮減CD 335之最終圖ζ 323。舉例來說，第三顯影溶液可以包含室溫之含τμαη溶液广 f此J程步驟中’顯影溶液之濃度、溫度、與暴露時間為製程泉 數，其可以調整以達到圖案CD之控制。 / 在美國專利申請公開案第2010/0291490A1號、名稱為「尺^如 Pattern Slimming Treatment Method」中可以找到CD縮窄製程之額 12 201236053 外詳述。在提出申請於2010年3月31日、名稱為「Meth〇d〇f Slimming Radiation-Sensitive Material Lines in Lithographic Applications」之美國專利申請案第12/751，362號以及提出申請於 2011 年 3 月 31 日、名稱為rMeth〇d〇f SUmmingRadiati〇n_Sensi咖
Material Lines in Lithographic Applications」之美國專利申請案第 13/077,833號中可以找到CD縮窄製程之其他詳述。 ^ f狃中所顯示，執行°^縮窄製程以將約50nm(奈 未)之第、一線條CD 410縮減為約29 2 nm之第二線條cd 42〇。 一嘴第—CD神製程、第二CD縮窄製程、雜製程、第 ί第二微影製程、或其兩者或更多者之任何組合之 ^程參數最佳化，以防止第—圖案與第二_之破裂。 第：；3縮窄製程、第二⑶縮窄製程、聽製程、 ΐ 或第二微影製程、或其兩者或更多者之任何組合 之至/一項製程參數最佳化，以在第二圖案 厂: &時極低程度地影響已齡東結製程之第：：圖案中’ 二二來達說到具可二整 者，舉例來說，可以調整第- CD盘第-缩!咸案CD^t印/1。或 -與第二^之最理想印刷如減里’以達到具有縮減⑶之第 之笛在知例中’第二CD縮窄製程可以用來達到第- F1安由 地影響第-圖 質或大約相等之第一 C二第第一微5製=第^影製程來印刷實 ⑶縮減為第一縮減縮窄製程將
與第二縮減?實質或二;;V。第縮減CD，如此第-縮減CD CDi^- ’第二⑶縮窄製程可以用來達到第-㈣ 。第-®兩者之縮減。舉例來說，可以執/第達二二 13 201236053 第二微影製程以達到第一 CD與第二CD ,其中 大於第二CD。此外，舉例來說，可以將第_ ^ 印刷為 CD向達約5%。另外，舉例來說，可以將第一 於第二 二CD高達約10%。此外，舉例來說，可以 為大於第 於第二CD高達約15%。另外，舉例來說，可^^為大 為大於第二CD高達約25%。此外，舉例來說，可；= 印刷為大於第二CD約25%到約5〇%。又另外，舉例U一 = 將第一 CD印刷為大於第二CD約5〇%到約75% '可以 2窄^-〇〇縮減為第一縮⑽，而第 第- CD賴為第二縮減CD，啊更將第 二 縮減CD，如此第三縮減CD與第二縮減CD實質或大第二 ⑽1中所顯示，可以產生包含第-線條圖案510盘第二線 以產生25nm(奈米）以τ、1 ·· i間距之線條圖案』 ί 米）以下、1 : 1間距之線條圖案。舉例來說 t ίί 輻射敏感材料層，本發明者發現可以藉 由刀別地使縣-與弟二微影製程將第—CD印刷為大於第二 CD、並最佳化第二CD縮窄製程來產生2〇nm(奈下 間距之線條圖案。 面描述本發明之一些實施例，熟悉本技藝者將 合易a 了解丄在貫貝上不離開本發明之新穎教學與優點之範圍 内’虽可對實施例作各種可能之修改。因此，本發明之範缚意圖 包含所有這類修改。 【圖式簡單說明】 在隨附之圖示中： 圖1A到1G顯示根據一實施例之雙重圖案化基板之方法之簡 单略圖， 圖2說明根據另-實施例之@案化基板之方法； 14 201236053 加例之執行CD縮窄製程之方法之簡單 圖3顯示根據另一實 略圖； 圖4A與4B提供執行CD縮窄製程之示範數據；以及 圖5提供雙重圖案化基板之方法之示範數據。 【主要元件符號說明】 110基板 120第一輻射敏感材料層 120’凍結之第一輻射敏感材料層 122第一圖案 124第一臨界尺寸(CD) 126第一縮減臨界尺寸(CD) 140第二輻射敏感材料層 142第二圖案 144第二臨界尺寸(CD) 146第二縮減臨界尺寸(CD) 150雙重圖案 200流程圖 210、220、230、240、250、260、270、280 步驟 300製程程序 301、302、303、304 步驟 310基板 320輻射敏感材料層 321圖案 _ 322中間圖案 323最終圖案 325臨界尺寸(CD) 326中間縮減臨界尺寸(CD) 335縮減臨界尺寸(CD) 410第一線條臨界尺寸(CD) 15 201236053 420第二線條臨界尺寸(CD) 510第一線條圖案 520第二線條圖案

Claims (1)

  1. 201236053 七 1. .申請專利範圍： •種雙重圖案化基板之方法，包含： 形成第一輻射敏感材料層； 案 =第-微影製程在該第—輕射敏感材料層中準 該第-圖案之特徵在於第一臨界尺寸(CD); 圖 〇>縮在減準^^讀，齡第-CD •神㈣《將該第― 結該第—触敏雜料層中之具有該第， 在該第-輕射敏感材料層中之具有該第—縮減③ 圖案上形成第二輻射敏感材料層； 使用第二微影製程在該第二輻射敏感材料層中準備第二圖 案，該第二圖案之特徵在於第二CD ;以及 —σ CD ίΓΓί第二圖案之後’執行第二CD縮窄製程崎該第二 減為第二縮減cd。 力 ^如申請專利範圍第1項所述之雙重圖案化基板之方法，其中該 弟一輻射敏感材料層包含可熱固化凍結阻劑，並且i中兮使用該 ^製程縣該第-輻射敏感材料層中之該第—圖^之^驟包g 尤、，該第一輻射敏感材料層，以熱固化與保存具有該第一縮減cd 之該第一圖案。 3笛如申請專利範圍第1項所述之雙重圖案化基板之方法，其中該 輻射敏感材料層包含可電磁(EM)輻射固化凍結阻劑，&且g 該使用該束結製程來結該第一韓射敏感材料層中之該第一圖案 之步驟包含將該第一輻射敏感材料層曝光到招^轄射，鞋^ 化與保存具有鄕-賴CD之該第—醜。 ^射固 4.如申請專利範圍第1項所述之雙重圖案化基板之方法，其中該 第一輪射敏感材料層包含可化學固化凉J吉阻劑，並且其中該使用 17 201236053 該凍結製程凍結該第一輻射敏感材料層中之該第一圖案之步驟包 含： 、 在該第一輻射敏感材料層上方塗佈化學凍結材料； 將該化學凍結材料與該第一輻射敏感材料層反應，以化學固 化與保存該第一輻射敏感材料層中之具有該第一縮減CD之該 一圖案；以及 剝除該化學床結材料。 5·如申請專利範圍第1項所述之雙重圖案化基板之方法，更包含： 將該第一圖案與該第二圖案移轉到下層。 6.如申請專利範圍第i項所述之雙重圖案化基板之方法，更包含： 為該第一圖案與該第二圖案產生範圍從約i : i到約i . 2 該第一圖案包含第-線條圖案’而該第二圖 ϋίϊ專利範圍第1項所述之雙重_化基板之方法，盆中今 弟鈿減CD小於約30奈米(nm)，而該第二縮減CD小於約 8第如利範圍第1項所述之雙重圖案化基板之方法，苴中嗲 弟一^減CD小於約25職，而該第二賴CD小於約25 9第顧叙雙麵#絲板之枝，其中該 熱顯S板上施予顯影溶液，該顯影溶液係加熱至超過机之 使用含酸之處理化合物來處理該基板； 烘烤該基板以將該酸擴散到該第一圖案中；以 在該基板上施予另一顯影溶液。 ^ ， 18 201236053 ϊ1 2二2 ϊίί Si丨:綱敎雙額魏紐之枝，其中該 熱顯ίΐί板上辭顯赫液，鋪縣_加熱至超過耽之 使用含酸之處理化合物來處理該基板； 烘烤該基板以將該酸擴散到該第二圖案中；以及 在該基板上施予另一顯影溶液。 如申請專利範圍第！項所述之雙重圖案化基板之方法，更包 今第窄製程、該第二⑶縮窄製程、該雜製程、 :亥土-由、遺私、或該第二微影製程、或其兩者或更多者 ίιίί卜項製程參數最佳化’以防止該第一圖案與該第二圖 如申請專利範圍第2項所述之雙重圖案化基板之方法，更包 ^將該第一 CD縮窄製程、該第二CD縮窄製程、該凍結製程、 5亥第一微影製程、或該第二微影製程、或其兩者或更多者之任何 、、且5之至少一項製程參數最佳化，以在該第二圖案中產生該第二 縮減CD ’同時極低程度地影響已經歷該凍結製程之該第一圖案中 之該第一縮減CD。 13.如申請專利範圍第1項所述之雙重圖案化基板之方法，更包 含： 將該第一圖案中之第一 CD準備為大於該第二圖案中之該第 =CD。 19 1 4.如申請專利範圍第13項所述之雙重圖案化基板之方法，其中 2 請第一 CD大於該第二CD高達約25%。 201236053 案化基板之方法，其中 15·如申5青專利乾圍弟13項所述之雙重圖 該第一 CD大於該第二CD高達約。° 16.如申請專利範圍第1項所述之雙重圖案化基板之方法，談 形成該第-$1射敏紐料層之步驟包含伽纽來轉塗佈該^ 板，並且其中该形成該第一輻射敏感材料層之步驟包含用阻 來旋轉塗佈該基板。 17.如申請專利範圍第1項所述之雙重圖案化基板之方法，其中該 在該第一輻射敏感材料層中準備該第一圖案之步驟包含： 將該基板對齊於幸S射曝光系統中之第一對準位置； 將該第一輻射敏感材料層曝光到第一輕射； 執行該第一輻射敏感材料層之第一曝光後烘烤； 在該第一曝光後供烤之後冷卻該基板；以及 使該第一韓射敏感材料層顯影’以在其中形成該第一圖案。 18..如申請專利範圍第1項所述之雙重圖案化基板之方法，其中該 在該第二輕射敏感材料層中準備該第二圖案之步驟包含： 將該基板對齊於輻射曝光系統中之第二對準位置； 將該第二輻射敏感材料層曝光到第二輻射； 執行該第二輻射敏感材料層之第二曝光後烘烤； 在該第二曝光後烘烤之後冷卻該基板；以及 使該第二輻射敏感材料層顯影’以在其中形成該第二圖案。 19. 一種線條圖案’形成於一或多輻射敏感材料層中，其包含小於 20nm之線條圖案CD。 20. 如申請專利範圍第19項所述之線條圖案’更包含約1 : 1之線 條圖案間距。 20
TW100141630A 2010-11-23 2011-11-15 包含線內化學臨界尺寸縮窄之微影－凍結－微影－蝕刻雙重圖案形成 TWI478211B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41649610P 2010-11-23 2010-11-23
US13/158,868 US8940475B2 (en) 2010-11-23 2011-06-13 Double patterning with inline critical dimension slimming

Publications (2)

Publication Number Publication Date
TW201236053A true TW201236053A (en) 2012-09-01
TWI478211B TWI478211B (zh) 2015-03-21

Family

ID=46064616

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100141630A TWI478211B (zh) 2010-11-23 2011-11-15 包含線內化學臨界尺寸縮窄之微影－凍結－微影－蝕刻雙重圖案形成
TW100141627A TWI496192B (zh) 2010-11-23 2011-11-15 側壁影像移轉間距加倍及線內臨界尺寸縮窄

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100141627A TWI496192B (zh) 2010-11-23 2011-11-15 側壁影像移轉間距加倍及線內臨界尺寸縮窄

Country Status (5)

Country Link
US (2) US8764999B2 (zh)
JP (2) JP6045504B2 (zh)
KR (2) KR101781246B1 (zh)
TW (2) TWI478211B (zh)
WO (2) WO2012071192A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204470A (zh) * 2018-06-15 2021-01-08 玛特森技术公司 用于工件的曝光后烘烤加工的方法和装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027989A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자의 패턴 형성방법
US8980651B2 (en) * 2011-09-30 2015-03-17 Tokyo Electron Limited Overlay measurement for a double patterning
US8980111B2 (en) 2012-05-15 2015-03-17 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns
US9177820B2 (en) 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
KR102223035B1 (ko) 2014-03-05 2021-03-04 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9508713B2 (en) 2014-03-05 2016-11-29 International Business Machines Corporation Densely spaced fins for semiconductor fin field effect transistors
KR102235611B1 (ko) 2014-06-13 2021-04-02 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US9691587B2 (en) * 2014-06-30 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dimension measurement apparatus calibration standard and method for forming the same
US9472506B2 (en) 2015-02-25 2016-10-18 International Business Machines Corporation Registration mark formation during sidewall image transfer process
KR20160120964A (ko) 2015-04-09 2016-10-19 삼성전자주식회사 반도체 소자
US9991132B2 (en) 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials
US9685507B2 (en) 2015-06-25 2017-06-20 International Business Machines Corporation FinFET devices
WO2017197279A1 (en) * 2016-05-13 2017-11-16 Tokyo Electron Limited Critical dimension control by use of photo-sensitized chemicals or photo-sensitized chemically amplified resist
US11355342B2 (en) 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
JP2021153133A (ja) 2020-03-24 2021-09-30 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法
US20220113635A1 (en) * 2020-10-08 2022-04-14 Tokyo Electron Limited Non-Destructive Coupon Generation via Direct Write Lithography for Semiconductor Process Development
KR102333276B1 (ko) 2020-12-04 2021-12-01 재단법인 녹색에너지연구원 Dc 배전망의 선로 고장 위치 판별 방법
KR102546872B1 (ko) 2020-12-09 2023-06-23 가나이엔지 주식회사 Dc 배전망 설계 장치
KR102353081B1 (ko) 2021-08-09 2022-01-19 가나이엔지 주식회사 분산전원을 고려한 dc 배전 시스템 설계 장치
KR102553192B1 (ko) 2021-11-23 2023-07-07 가나이엔지 주식회사 독립형 dc 배전 시스템 설계 장치
KR20240084712A (ko) 2022-12-07 2024-06-14 가나이엔지 주식회사 분산전원을 고려한 지중 dc 배전망 설계 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329216B2 (ja) * 2000-03-31 2009-09-09 Ｊｓｒ株式会社 レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法
JP4295050B2 (ja) 2003-09-09 2009-07-15 株式会社エヌ・ティ・ティ・ドコモ 通信システム、送信局及び受信局
US7419771B2 (en) * 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
KR100761857B1 (ko) * 2006-09-08 2007-09-28 삼성전자주식회사 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
JP2009088085A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
US8227176B2 (en) * 2007-11-02 2012-07-24 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8304174B2 (en) * 2007-12-28 2012-11-06 Hynix Semiconductor Inc. Method for fabricating semiconductor device
JP5086283B2 (ja) * 2008-02-15 2012-11-28 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US20090214985A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method for reducing surface defects on patterned resist features
US20090311634A1 (en) 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US20100159392A1 (en) * 2008-12-22 2010-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process and resist composition
KR20110099283A (ko) * 2008-12-26 2011-09-07 후지쯔 가부시끼가이샤 패턴의 형성 방법 및 반도체 장치의 제조 방법, 및 레지스트 패턴의 피복층의 형성 재료
JP2010161162A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
JP5071688B2 (ja) * 2009-02-18 2012-11-14 信越化学工業株式会社 パターン形成方法及びレジスト変性用組成物
JP5011345B2 (ja) * 2009-05-15 2012-08-29 東京エレクトロン株式会社 レジストパターンのスリミング処理方法
KR20110001292A (ko) * 2009-06-30 2011-01-06 삼성전자주식회사 패턴 구조물 및 이의 형성 방법
US8389206B2 (en) 2009-09-22 2013-03-05 Tokyo Electron Limited High normality solution for removing freeze material in lithographic applications
US8647817B2 (en) * 2012-01-03 2014-02-11 Tokyo Electron Limited Vapor treatment process for pattern smoothing and inline critical dimension slimming

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204470A (zh) * 2018-06-15 2021-01-08 玛特森技术公司 用于工件的曝光后烘烤加工的方法和装置
CN112204470B (zh) * 2018-06-15 2024-04-16 玛特森技术公司 用于工件的曝光后烘烤加工的方法和装置

Also Published As

Publication number Publication date
JP6022469B2 (ja) 2016-11-09
WO2012071193A2 (en) 2012-05-31
TW201237934A (en) 2012-09-16
US8764999B2 (en) 2014-07-01
KR20130123409A (ko) 2013-11-12
KR101781246B1 (ko) 2017-09-22
US20120128942A1 (en) 2012-05-24
KR101791725B1 (ko) 2017-10-30
JP2013543282A (ja) 2013-11-28
JP2014500625A (ja) 2014-01-09
TWI478211B (zh) 2015-03-21
WO2012071192A3 (en) 2012-11-01
KR20130123408A (ko) 2013-11-12
JP6045504B2 (ja) 2016-12-14
US20120128935A1 (en) 2012-05-24
US8940475B2 (en) 2015-01-27
WO2012071192A2 (en) 2012-05-31
WO2012071193A3 (en) 2012-11-08
TWI496192B (zh) 2015-08-11

Similar Documents

Publication Publication Date Title
TW201236053A (en) Litho-freeze-litho-etch (LFLE) double patterning with inline chemical critical dimension slimming
JP5851052B2 (ja) パターン平滑化及びインライン限界寸法のスリム化のための蒸気処理プロセス
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
JP5120983B2 (ja) スペーサリソグラフィ
TW201626438A (zh) 極紫外光光阻蝕刻耐久性改良及圖案崩塌減輕
TWI416279B (zh) 用來移除微影應用中之凝固物質的高當量濃度溶液
TWI521561B (zh) 極紫外光光阻敏感性降低
JP3509761B2 (ja) レジストパターン形成方法及び微細パターン形成方法
TW200535991A (en) Composite layer method for minimizing ped effect
JP2003307856A (ja) レジストパターンの製造方法
TW535215B (en) Method for planarizing photo-resist
JP3221418B2 (ja) パターン形成方法
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
KR100497197B1 (ko) 반도체 웨이퍼의 노광방법
JP2024121492A (ja) 半導体装置の製造方法
Takei et al. Novel UV cross-link coating materials for advanced planarization technology on substrates
KR20010091515A (ko) 반도체 제조용 베이킹 장치
JPH05343311A (ja) 感光性塗膜の乾燥方法