TW201208079A - Semiconductor device, measurement apparatus, and measurement method of relative permittivity - Google Patents

Semiconductor device, measurement apparatus, and measurement method of relative permittivity Download PDF

Info

Publication number
TW201208079A
TW201208079A TW099144236A TW99144236A TW201208079A TW 201208079 A TW201208079 A TW 201208079A TW 099144236 A TW099144236 A TW 099144236A TW 99144236 A TW99144236 A TW 99144236A TW 201208079 A TW201208079 A TW 201208079A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
oxide
measuring device
Prior art date
Application number
TW099144236A
Other languages
English (en)
Other versions
TWI514584B (zh
Inventor
Akiharu Miyanaga
Tatsuya Honda
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201208079A publication Critical patent/TW201208079A/zh
Application granted granted Critical
Publication of TWI514584B publication Critical patent/TWI514584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2617—Measuring dielectric properties, e.g. constants
    • G01R27/2623—Measuring-systems or electronic circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

201208079 六、發明說明 【發明所屬之技術領域] 本發明之技術領域關於一種氧化物半導體、一種新穎 的MO S電容（測量裝置）、及諸如此類。 【先前技術】 在非專利文件1與非專利文件2中，揭露一種包括有 0 氧化物半導體層的電晶體。 [參考文獻] [非專利文件] [非專利文件 1] T. C. Fung et. al·, AM-FPD ’08 Digest of Technical Papers 。 [非專利文件2]?4.?11_)^61.31.，】卩11.】.八卩卩1.?11)^· 48，2009，C4C091。 Q 【發明內容】 近年來，氧化物半導體的領域業已受到注目。 是以，一包括有氧化物半導體層的電晶體之電特性與 此氧化物半導體層之物理性質之間的相互關係尙未明朗。 從而，第一目的是藉由控制氧化物半導體層之物理特 性而改善電晶體之電特性。 第二目的是提供一種新穎結構體及一種使用來測量氧 化物半導體層之物理特性的新穎測量方法。 注意，第一目的及第二目的之至少一個在本發明下面 -5- 201208079 之揭露中達成。 首先，將說明第一目的。 本發明關注在氧化物半導體層之相對介電係數。 金屬氧化物半導體（MOS)電晶體之導通電流係與在氧 化物半導體界面（一氧化物膜（閘極絕緣層）與一半導體層 之間的界面）所感應的載子之電荷密度Q成比例。 注意，電荷密度Q由下列方程式所表示。 [方程式1] Q = cox(vgsn) (1) 在此方程式中’ C。，代表單位面積的絕緣膜之電容 量；vgs ’施加於閘極電極的電位與施加至源極電極的電 位之間的差値；v t h，閾電壓；以及0，表面電位。 再者，表面電位4由下列方程式所表示。 [方程式2] (2) , M W,2 0 = exNd X ——i- 在此方程式中，e代表電子電荷；Nd，空間電荷密 度；Wd’空乏層之寬度；以，真空介電係數；ε，氧化物 半導體之相對介電係數。 由方程式2 ’得知當相對介電係數ε增加則表面電位 0變得減少。 另外’自方程式1得知當表面電位減少則在氧化物 半導體介面所感應的載子之電荷密度Q變得增加。 -6 - 201208079 亦即’表面電位4的減少導致電晶體之導通電流的增 加。 上述理由顯示使用氧化物半導體於主動層的電晶體之 導通電流能夠藉由使氧化物半導體之相對介電係數提高而 增加。 亦即’爲了取得具有高導通電流或高驅動力的電晶 體，供做爲主動層的氧化物半導體層最好是具有高相對介 電係數。 然後，實現了具有高於非專利文件1與非專利文件2 所述的相對介電係數的氧化物半導體層（即，其相對介電 係數爲1 3或以上的一氧化物半導體層）。注意，非專利文 件1所揭露氧化物半導體之相對介電係數爲1 0，以及非 專利文件2所揭露氧化物半導體之相對介電係數爲1 2。 如上所述，製造了具有比習知更高的相對介電係數的 一新穎氧化物半導體層。 從而，憑著具有比習知更高的相對介電係數的此新穎 氧化物半導體層之使用，能夠製造一具有高導通電流或高 驅動力的電晶體。 在此氧化物半導體層中，相對介電係數預期當載子密 度變小時增加。 亦即，藉由減少氧化物半導體層中的載子密度，能夠 增加相對介電係數。 注意，載子產生因素包括氧空位、施體、受體、及其 類似者。 201208079 再者’自實驗結果及藉由本案發明人對其考慮下，揭 露包括氫原子的物質有施體的作用。注意，“包括氫原子 的物質”一詞包括氫、水、氫氧化物、氫化物、及其類似 者。 接著，將說明第二目的。 一相對介電係數的測量方法係利用圖4 B所示的其中 一氧化物半導體層11〇2(氧化物半導體）夾置在一第一電極 1 101 (Ist金屬）與一第二電極1 103(2nd金屬）之間的一結構 而實施。施加一 AC電壓於第一電極ii〇i(i st金屬）與第二 電極1 1 03 (2nd金屬），以及測量供做爲電介質的氧化物半 導體層1 1 02之電容量。然後，利用測得的氧化物半導體 層1 1 02之電容値可求出相對介電係數。 然而，雖然在實施上是形成圖4B所示的結構體以及 對其施加AC電壓，使用圖4B之結構體可能測量不到電 容量。 可能測量不到電容量的原因認爲是起因於在電極與氧 化物半導體層之間形成有歐姆接觸以及有載子注入氧化物 半導體層，其妨礙電極於電荷的累積。 如上所述，使用一般測量方法測量其爲半絕緣層的氧 化物半導體層之相對介電係數是困難的。注意，在非專利 文件i與非專利文件2中並未有關於相對介電係數的測量 方法之敘述。 從而，製造了一使用於氧化物半導體層之相對介電係 數之測量的新穎結構體。 -8 - 201208079 具體而言，製造了一具有圖4A所示的結構體的MO S 電容（測量裝置）。在此Μ 0 S電容（測量裝置）中，在一矽晶 圓1001(矽晶圓）之上提供有一氧化物半導體層1〇〇2(氧化 物半導體）以及在氧化物半導體層1002(氧化物半導體）之 上提供有一閘極電極層1〇〇3(閘極電極）。 MOS電容（測量裝置）係使用於氧化物半導體層之相對 介電係數之測量。
然後，測量Μ O S電容（測量裝置）在累積狀態中的飽 和電容量c a，以及將在累積狀態中測得的飽和電容量c a 代入下列方程式，藉此能夠計算出相對介電係數。 [方程式3]
s = C a \_d_ ⑷ 從而，能夠提供一種包括有一閘極電極、一氧化物半 導體層、及一夾置在此閘極電極與此氧化物半導體層之間 ❹ 的閘極絕緣層的半導體裝置。在此半導體裝置中，氧化物 半導體層的相對介電係數等於或高於1 3。 再者，能夠提供一種包括有一閘極電極、一氧化物半 導體層、及一夾置在此閘極電極與此氧化物半導體層之間 的閘極絕緣層的半導體裝置。在此半導體裝置中，氧化物 半導體層的相對介電係數等於或高於1 4。 此氧化物半導體層能夠包含有銦、鎵、鋅、及氧作爲 其主成分。 再者，能夠製造一種包括有一半導體、一位在此半導 -9 - 201208079 體之上的氧化物半導體層、以及一位在此氧化物半導體層 之上的閘極電極的測量裝置。在此測量裝置中，半導體之 帶隙小於氧化物半導體層之帶隙。 再者，能夠提供一種用於測量氧化物半導體層之相對 介電係數並且包括有一半導體、一位在此半導體之上的氧 化物半導體層、以及一位在此氧化物半導體層之上的閘極 電極的測量裝置。在此測量裝置中，半導體之帶隙小於氧 化物半導體層之帶隙。 再者，能夠提供一種相對介電係數的測量方法，包括 下列步驟：形成一包括有一半導體、一位在此半導體之上 的氧化物半導體層、以及一位在此氧化物半導體層之上的 閘極電極的測量裝置，此氧化物半導體層具有一比半導體 更寬的帶隙；計算此測量裝置之電容電壓特性之一累積區 域中的一電容量ca ;以及藉由將此電容量ca代入下列方 程式而計算氧化物半導體層之一相對介電係數ε。在此方 程式中，ε〇爲一真空介電係數，S爲閘極電極之面積，以 及d爲氧化物半導體層之厚度。 [方程式4] ⑷
Id 藉由增加供作爲電晶體之主動層的氧化物半導體層之 相對介電係數，能夠增加電晶體之導通電流或驅動力。 (第一目的） 憑著如圖4A所示的結構體的使用，能夠計算出其爲 -10- 201208079 半絕緣層的氧化物半導體層之相對介電係數。（第二目的） 【實施方式】 將參閱隨附圖式詳細說明所有實施例。 熟習此項技藝者當容易了解能夠在不背離本發明之精 神與範圍下以各種方式修改其模式及細節。 因此，不應該將本發明解釋爲限制於下列實施例中所 述種種。 在下文提供的結構中，相同的部分或具有相似功能的 部分在不同圖式中會以相同的參考標號而標示，故將不重 複對這些部分之說明。 下列實施例能夠視情況而與其他實施例相結合。 (實施例1) 將說明製造半導體裝置的方法之一例。 首先，在具有一絕緣表面的一基材1〇〇之上形成一閘 極電極2 0 0，在閘極電極2 0 0之上形成一閘極絕緣層 3 00，以及在閘極絕緣層3 0 0之上形成一氧化物半導體層 400(圖 1A)。 基材之材料並不限定。例如，能夠使用玻璃基材、石 英基材、金屬基材、塑膠基材、半導體基材、或其類似 者。 在使用絕緣基材作爲此基材的情況中，基材具有一絕 緣表面。 -11 - 201208079 另一方面’在使用金屬基材、半導體基材、或其類似 者作爲此基材的情況中’當在基材上形成有一基底絕緣層 時，基材能夠具有一絕緣表面。 注意，同樣在使用絕緣基材作爲基材時，可在基材之 上形成一基底絕緣層。 閘極電極係使用一導電材料而形成。例如，能夠使用 鋁、鈦、鉬、鎢、金、銀、銅、摻雜矽、各種合金、氧化 物導電層（代表性地，銦錫氧化物或其類似者）、或其類似 者，但導電層並不限於這些例子。閘極電極可具有一單層 結構或一堆疊結構。 閘極絕緣層係使用一絕緣材料而形成，例如，能夠使 用矽氧化膜、砍氮化膜、含氮的砂氧化膜、含氧的矽氮化 膜、鋁氮化膜、鋁氧化膜、氧化或氮化一半導體層而取得 的膜、氧化或氮化一半導體基材而取得的膜、給氧化膜、 或其類似者，但絕緣層並不限於這些例子。閘極絕緣層可 具有一單層結構或一堆疊結構。 爲了避免載子注入至氧化物半導體層，最好使用含有 盡可能少的氫的層作爲閘極絕緣層。 含有盡可能少的氫的較佳的閘極絕緣層爲一使用不含 氫（H)或氫化物（SiH4或其類似物）的一形成氣體而形成的 閘極絕緣膜。 就小量氫而言，因爲電漿CVD法使用有氫化物（SiH4 或其類似物），濺鍍法比電漿CVD法更適於閘極絕緣層之 形成。 -12- 201208079 然而，以電漿CVD法形成的一閘極絕緣層比起以激 鍍法形成的一閘極絕緣層具有較少的缺陷及較優的膜品 質。亦即，在某些情況中，一包括有以電漿CVD法形成 的一閘極絕緣層的電晶體比起包括有以濺鍍法形成的一閘 極絕緣層具有更高等的特性；據此，可依需求而視情況使 用電漿CVD法及濺鍍法。注意在使用電漿CVD法形成的 閘極絕緣層的情況中，包括有氫原子的物質會隨著熱處理 之執行而釋放出。因而，當利用電漿CVD法時’熱處理 (等於或高於200°C且等於或低於1 000°C(較佳地，等於或 高於3〇〇°C且等於或低於80(TC))最好在閘極絕緣層之形成 之後執行。 注意，含氫原子的物質包括氫、水、氫氧化物、氫化 物、及其類似者。 作爲氧化物半導體層，能夠採用但不限制於下列的氧 化物半導體：In-Ga-Zn-◦基氧化物（包含銦、鎵、鋅、及 氧作爲其主成分）；In-Sn-Zn-Ο基氧化物（包含銦、錫、 鋅、及氧作爲其主成分）；In-Al-Zn-O基氧化物（包含銦、 鋁 '鋅、及氧作爲其主成分）；Sn-Ga-Zn-Ο基氧化物（包含 錫、嫁、辞、及氧作爲其主成分）；A1- G a - Ζ π - Ο基氧化物 (包含鋁、鎵、鋅、及氧作爲其主成分）；Sn-Al-Zn-Ο基氧 化物（包含錫、鋁、鋅 '及氧作爲其主成分）；In-Ζη-Ο基 氧化物（包含銦、鋅、及氧作爲其主成分）；Sn-Zn-Ο基氧 化物（包含錫、鋅、及氧作爲其主成分）；Al-Ζη-Ο基氧化 物（包含鋁、鋅、及氧作爲其主成分）；In-Ο基氧化物（銦 -13- 201208079 的氧化物（銦氧化物））；S η - Ο基氧化物（錫的氧化物（錫氧 化物））、Ζ η - Ο基氧化物（鋅的氧化物（鋅氧化物））；及其類 似物。 氧化物半導體之相對介電係數之下限能夠選自等於或 高於13(或高於13)、等於或高於ΐ4(或高於I4)、等於或 高於14.7(或高於14.7)、及等於或高於16.7(或高於 16.7)。 較高的相對介電係數爲佳，因此不需提供上限。 若提供氧化物半導體之相對介電係數之上限，其能夠 選自等於或低於1 6.7 (或低於1 6.7 )、等於或低於1 7 (或低 於1 7 )、等於或低於1 8 (或低於1 8 )、等於或低於2 0 (或低 於2 0 )、等於或低於2 5 (或低於2 5 )、等於或低於3 〇 (或低 於3 0)、等於或低於40(或低於40)、等於或低於50(或低 於5 0 )、等於或低於6 0 (或低於6 0 )、等於或低於7 0 (或低 於 70)。 在氧化物半導體層是以濺鍍法形成的情況中，一較佳 的濺鍍靶不包含有含氫原子的物質。 再者，當形成氧化物半導體層時，最好避免沉積室中 的洩漏以不使含氫原子的物質自外部的滲入。 接著，將氧化物半導體層400蝕刻至具有一島狀，以 致形成一氧化物半導體層410(圖1B)。 接著，執行此氧化物半導體層之第一熱處理（等於或 高於X °c且低於Y °C)。注意’雖然第一熱處理並非一必 要步驟，但最好要執行。 -14- 201208079 用於第一熱處理的氛圍能夠視情況選自一氮氛圍、一 稀有氣體氛圍 '一氧氛圍、一含氧與氮之氛圍、一含氧與 稀有氣體之氛圍、一含氮與稀有氣體之氛圍、一含氧、 氮、及稀有氣體之氛圍、及其類似氛圍。 第一熱處理可在藉由將氧化物半導體層400蝕刻成島 狀而形成氧化半導體層4 1 0之前執行。 在氧化物半導體層4〇0被触刻至形成一島狀氧化物半 0 導體層4 1 0時’氧化物半導體層自一光阻劑與一光阻剝離 劑曝露於水。 從而’爲了自光阻劑與光阻剝離劑除去水，最好在藉 由將氧化物半導體層4〇0蝕刻成島狀而形成氧化半導體層 4 1 0之後執行第一熱處理。 第一熱處理之下限溫度（X t：)能夠選自等於或高於 350 °C(或高於350 °C)、等於或高於400。(：（或高於400 °C)、等於或高於450 °C(或高於450。〇、等於或高於500 Q °C(或高於500 °C)、等於或高於550 °C(或高於550。〇、 等於或高於600 °C(或高於600 °C)、等於或高於wo乞（或 高於650 °C)、等於或高於700 〇C(或高於700。〇、以及等 於或高於750 °C(或高於750。〇。 在第一熱處理中’最好使用一利用電爐 '烤爐、氣體 RTA、或其類似者的加熱方法。 氣體RTA爲一種將一待處理物在短時間（數分至數十 分）置入一加熱至高溫的氣體中以使其快速加熱的方法。 較高溫度對於第一熱處理爲佳；因而，不必要提供上 -15- 201208079 限。 然而’較佳的第一熱處理之上界溫度（Y t)是低於基 材的上溫度限。 第一熱處理之上界溫度（Y。〇能夠選自等於或低於 1 000 °C(或低於1 000 °c)、等於或低於900 °C(或低於900 °C )、等於或低於8 0 0 °c (或低於8 0 0 r )、及等於或低於 7〇〇 °C(或低於 7 00 °C)。 第一熱處理的時間最好在一個小時或更長。時間之上 限並無特別限制；然而’就縮短處理時間及結晶之抑制而 言’其時間能夠選自等於或短於1 〇小時、等於或短於九 個小時、及等於或短於八個小時。 在執行氣體RTA用於第一熱處理的情況中，時間最 好三分鐘或更長。時間之上界並無特別限制；然而，就縮 短處理時間及結晶之抑制而言，其時間能夠選自等於或短 於一個小時、等於或短於5 0分鐘、及等於或短於40分 鐘。 注意，自實驗結果，已發現藉由利用電爐在3 5 0 °C執 行供烤一個小時而改善電晶體之電特性。具體而言，這樣 的電晶體之閉態電流比未受過熱處理的電晶體更爲減小。 當以熱脫附質譜法（TDS)執行測量時，在使用電爐而 已於450 °C烘烤一個小時的樣本中並未發現3 00 °C附近的 水之峰値。同樣在使用氣體RTA已於65〇 °C烘烤三分鐘 的樣本’並未發現3 00 °C附近的水之峰値。另一方面，在 已於35〇 °C烘烤一個小時的樣本中，發現了 3 00 °c附近的 16- 201208079 水之峰値。 當以二次離子質譜法（SIMS)測量在已於5 5 0 t烘烤一 個小時的樣本中的氫濃度約比已於450 t烘烤一個小時的 樣本較低一個數位。 加熱溫度的增加使電晶體之電特性得以改善。 特別地，在使用電爐而已於等於或高於45 0 °C受熱處 理的樣本中以及在使用氣體RT A而已於等於或高於6 5 0 °C受熱處理的樣本中，電晶體的電特性的變化減少。 氧化物半導體層中的電晶體之電特性的變化減少被認 爲是由影響電晶體的雜質（含氫原子的物質）的減少所造 成。 換言之，氫提供作爲在氧化物半導體層中的施體。 因此，含氫原子的物質影響電晶體之運作。 當在氧化物半導體中包含有氫原子或是含氫原子的化 合物時，則載子產生、且電晶體成爲一正常導通電晶體。 其結果，使電晶體之閾電壓或操作電壓移位的問題顯 現。 再者，含氫原子的物質供作爲氧化物半導體中的空間 電荷，其降低氧化物半導體之相對介電係數。 然後，當相對介電係數降低時，電晶體之導通電流或 驅動力則減少。 因此，最好盡可能地減少在氧化物半導體層中的含氫 原子的物質。 注意，對氧化物半導體施加愈高的能量，則含氫原子 -17- 201208079 的物質愈可能被釋放；據此，最好將加熱溫度設高以及最 好將加熱時間設長。 然而’若施加於氧化物半導體的能量過高，則氧化物 半導體層會結晶且氧化物半導體之相對介電係數則減少。 因此’第一熱處理的加熱時間上限及加熱溫度上界使 用前述的値。 接著’在氧化物半導體層410之上形成一導電層 500(圖 1C)。 導電層係利用一導電材料而形成。例如，能夠使用 鋁、鈦、鉬、鎢、釔、銦、金、銀、銅、摻雜矽、含任意 這些導電材料的合金、或一氧化物導電層（代表性地，銦 錫氧化物或其類似者），但導電層並不限於這些例子。導 電層可具有一單層結構或一堆疊結構。 注意’與氧化物半導體層相接觸的導電層係使用鈦、 銦、釔、銦與鋅的合金、鎵合金（諸如鎵氮化物）、或其類 似物，藉此能夠降低氧化物半導體層與藉由蝕刻導電層而 形成的電極（佈線）之間的接觸電阻。 能夠降低接觸電阻的理由在於鈦、銦、釔 '銦與鋅的 合金、鎵合金（諸如鎵氮化物）、及其類似物之電子親和能 低於氧化物半導體層之電子親和能。 亦即，在導電層爲單層的情況中，導電層最好使用具 有比氧化物半導體層更低的電子親和能的金屬（或是合金 或化合物）而形成。 另一方面，在導電層具有堆疊結構的情況中’最好提 -18- 201208079 供具有比氧化物半導體層更低的電子親和能的金屬（或是 合金或化合物）與氧化物半導體層相接觸。 諸如鈦（Ti)、銦（In)、釔（γ)、銦（In)與鋅（Zn)的合 金、鎵（G a)合金（例如鎵氮化物）、及其類似的材料具有高 電阻。諸如銘（A1)、金（Au)、銀（Ag)、銅（Cu)'多種合 金、及其類似的材料具有低電阻。從而，最好將這樣的高 電阻材料堆疊在提供有這樣的低電阻材料與氧化物半導體 0 層相接觸的導電層之上。 具體而言’有各種的結構，諸如依Ti與A1的次序堆 疊的一結構、依Ti與A1合金的次序堆疊的一結構、依γ 與A1的次序堆疊的—結構、依γ與A1合金的次序堆疊 的一結構、依Ti、A1 '及Ti的次序堆疊的一結構、依 Ti、A1合金、及Ti的次序堆疊的一結構、依In、A1、及 Mo的次序堆疊的一結構、依γ、A1、及Ti的次序堆疊的 一結構、依Mo、A1、及Ti的次序堆疊的一結構、以及依 Q Ti、A1合金、Mo、及Ti的次序堆疊的一結構；導電層之 結構並不限制於上述結構。亦即，導電層中的層數並無限 制，以及導電層的組合並無限制。因而，在請求項中說明 未在此舉出的組合 注意’具有低電阻的合金表示鋁、金、銀、銅、及其 類似物之任一與另一物質之合金。例如，能夠提出A1與 Si的合金、A1與Ti的合金、A1與Nd的合金、Cu、Pb、 及Fe的合金、Cu與Ni的合金、及其類似物。 注意’在使用氧化物導電層作爲導電層的情況中，其 -19- 201208079 材料能夠使用與氧化物半導體層類似的。 氧化物導電層可具有比使用在通道形成區的氧化物半 導體層更低的電阻。 在此，氧化物導電層爲一種其中故意包含有許多含氫 原子或氧空位的物質的氧化物。含氫原子或氧空位的物質 感生載子，其能夠增加氧化物之導電率。 相反地，氧化物半導體層爲一種其中故意不包含有含 氫原子或氧空位的物質的氧化物。 亦即，藉由調節含氫原子的物質之量或氧空位之程度 能夠控制電阻。 若氧化物導電層使用與使用在通道形成區相異且具有 比之更低電阻的氧化物半導體，則沒有必要藉由調節含氫 原子的物質之量或氧空位之程度而控制電阻。 接著，蝕刻導電層5 00，以形成數個電極或佈線（源 極電極（接觸電極）、汲極電極（接觸電極）、佈線、及其類 似者）（圖2A)。在圖2A中，繪示有一接觸電極510、一接 觸電極520、及其類似者。 在如圖2A所示的步驟之階段，完成有一電晶體（一通 道蝕刻電晶體）。 注意，當鈾刻導電層5 00時，圖2A及2B中的虛線 所圍繞的氧化物半導體區8000之一部分被稍微地蝕刻。 若在受虛線圍繞的氧化物半導體區8000中存在（固定） 電荷，在某些情況中此區域也供作爲一通道。在那種情況 中，此區域被稱爲一背通道。 -20 - 201208079 例如’由於氫作爲氧化物半導體中的施體，當氧化物 半導體區8000中包含氫時，電阻會降低且形成背通道。 接者’形成覆盖電晶體的一絕緣層6〇〇(—保護膜或 —介層絕緣膜）（圖2B)。 絕緣層係使用一絕緣材料而形成。例如，能夠使用砂 氧化膜、砂氮化膜 '含氮的砂氧化膜、含氧的砂氮化膜、 鋁氮化膜、鋁氧化膜、矽氧烷膜、丙烯酸膜、聚亞醯胺 膜、及其類似物，但絕緣層並不限制於上述例子。介層絕 緣膜可具有一單層結構或一堆疊結構。 在此’在改變絕緣層600之膜之種類的狀況比較電晶 體之電特性。其結果，發現電晶體在與受虛線所圍繞的氧 化物半導體區8 0 0 0相接觸的絕緣層中不含氫的情況中能 夠具有較高的電特性。 換言之’以濺鍍法所形成的絕緣層更適合用於絕緣層 600 ° 當受虛線所圍繞的氧化物半導體區8000中包含有含 氫原子的物質時，電晶體之閾電壓（Vth)在負方向上移位。 亦即，受虛線所圍繞的氧化物半導體區8 0 0 0中包含 有含氫原子的物質時，電晶體成爲一正常導通電晶體並且 此電晶體之操作電壓會移位。 特別地，在絕緣層以電漿CVD法形成的情況中，能 夠採用含氫原子（代表性地，SiH4或其類似物）；因此，將 含氫原子的物質添加至受虛線所圍繞的氧化物半導體區 8000 ° -21 - 201208079 再者，在形成含有大量水的矽氧院膜、丙烯酸膜 '聚 亞醯胺膜、或其類似物的情況中’不斷地爲受虛線所圍繞 的氧化物半導體區8000供應含氫原子的物質。 從而，用於與受虛線所圍繞的氧化物半導體區8 000 相接觸的絕緣層最好使用包含少數的含氫原子的物質’如 此以避免形成背通道。 注意，圖2 B所示的步驟能夠視爲在接觸電極5 1 0、 接觸電極520、及背通道（受虛線所圍繞的氧化物半導體 區8 000之部分）之上形成絕緣層600的步驟。 在絕緣層600中可形成一接觸孔以及在絕緣層600之 上可形成一像素電極。在像素電極之形成後，形成一顯示 元件（諸如一 EL元件或一液晶元件），如此能夠形成一顯 示裝置。 絕緣層600中可形成一接觸孔，以及在絕緣層60 0之 上可形成一佈線。 在絕緣層600之上形成一佈線之後，可在佈線之上形 成一絕緣層、一佈線、一電晶體、一顯示元件、一天線、 或其類似物。 再者’在形成絕緣層600之後，最好在等於或高於 100 °C且等於或低於3 00 °C(較佳地，等於或高於2 00 t：且 等於或低於2S0。(：）執行第二熱處理。注意，雖然第二熱 處理並非一必要步驟，但最好要執行。 il合的加熱時間爲等於或長於一個小時且等於或短於 1 0個小時。 -22- 201208079 第二熱處理可緊接在絕緣層600的形成之後、緊接在 佈線的形成之後、或緊接在像素電極的形成之後執行。亦 即，第二熱處理可於形成絕緣層6 0 0之後的任意時間執 行。 注意，當執行第二熱處理時，使絕緣層600在氧過量 狀態，藉此將氧供應至氧化物半導體層及減少氧化物半導 體層中的氧空位。亦即，由於供作爲施體的氧空位減少， 0 故不大可能形成背通道。 作爲形成氧過量絕緣層的方法，下列方法能夠採用： 一種增加使用非氧化物靶（諸如矽或鋁）作爲濺鍍靶且氧作 爲濺鍍氣體的反應濺鍍中之氧流量的方法；一種使用氧化 物靶（諸如矽氧化物或鋁氧化物）作爲濺鍍靶且使用氧作爲 濺鍍氣體（一般而言，在使用氧化物靶的情況中不必要用 氧）的方法；以及一種在形成絕緣層之後藉離子注入或離 子摻雜將氧引入絕緣層中的方法。然而’方法並不限於上 Q 述例子。注意，在執行反應濺鍍的情況中，不使用像是氬 之類的氣體但使用100%氧氣作爲濺鍍氣體爲佳。 注意，自實驗中揭露出在以濺鍍法形成了氧過量矽氧 化物膜作爲絕緣層600之後執行熱處理的情況中，電晶體 之電特性比起在熱處理之前的電晶體更爲改善。 再者，由實驗得知即使在絕緣層600是除了以濺鍍法 所形成的氧過量矽氧化物膜的情況中’比起未受過熱處理 的電晶體，電晶體之電特性藉由熱處理之執行而改善了。 亦即，即使在不使用濺鍍法形成的氧過量矽氧化物膜 -23- 201208079 作爲絕緣層600的情況中，電晶體之電特性藉由第二熱處 理之執行而改善。上述改善非是氧供應至氧化物半導體中 的效果而是藉由第二熱處理減少絕緣層中的含氫原子的物 質（特別地，水或氫）所造成的。 此實施例中的部分或全部的內容能夠與其他實施例結 合。 (實施例2) 在此實施例中，將說明包括有與實施例1相異結構的 一電晶體的一半導體裝置。 注意，對於此電晶體之各層，能夠使用與實施例1所 述相似的材料及其類似者。 圖3 A所示的電晶體爲一底閘極底接觸（B G B C )電晶 體’其包括有設在具有絕緣表面的基材1 0 0之上的閘極電 極200、設在閘極電極200之上的閘極絕緣層300、設在 閘極絕緣層300之上的接觸電極510與接觸電極520、以 及設在閘極絕緣層300、接觸電極510、及接觸電極520 之上的（具有島狀的）氧化物半導體層41〇。 注意，提供有覆蓋此電晶體的絕緣層600。 再者，在某些情況中，在受虛線所圍繞的氧化物半導 體區8000中形成有一背通道。 圖3 B所示的電晶體爲一頂閘極電晶體，其包括有設 在具有絕緣表面的基材1 00之上的（具有島狀的）氧化物半 導體層4 1 0、設在氧化物半導體層4 1 0之上的閘極絕緣層 -24- 201208079 3 00、以及設在閘極絕緣層3 00之上的閘極電極200。 注意，提供有覆蓋此電晶體的絕緣層600，以及提供 有設在絕緣層6 0 0、一佈線8 1 0、一佈線8 2 0、及一佈線 8 3 0中的穿接孔。 圖3 C所示的電晶體爲一通道阻絕電晶體，其包括有 設在具有絕緣表面的基材100之上的聞極電極200、設在 閘極電極200之上的閘極絕緣層3 00、設在閘極絕緣層 0 3 00之上的（具有島狀的）氧化物半導體層410、一設在氧 化物半導體層410之上的通道保護層700、以及設在氧化 物半導體層410與通道保護層700之上的接觸電極510與 接觸電極5 2 0。 注意，提供有覆蓋電晶體的絕緣層600。 再者’於某些情況中在受虛線所圍繞的氧化物半導體 區8000中形成有一背通道。 在此，作爲通道保護層700之材料，能夠使用與實施 Q 例1所述的絕緣層6 0 0之材料相似的材料。通道保護層 7 0 0之材料與絕緣層6 0 0之材料能夠彼此相同或相異。 再者’在通道阻絕電晶體中’與形成有一背通道的區 域相接觸的非爲絕緣層6 0 0而爲通道保護層7 0 0。亦即， 通道保護層7 0 0與受虛線所圍繞的氧化物半導體區8 0 0 0 相接觸。 因此，最好使用含有少量含氫原子的物質的層用於通 道保護層7〇〇。 如上所述，此電晶體可具有任何結構。 -25- 201208079 亦即’只要包括至少一閛極電極、一氧化物半導體 層、及一夾置在閘極電極與氧化物半導體層之間的閘極絕 緣層’電晶體可具有任何結構。 因而’本發明所揭露之電晶體之結構並不限於實施例 1與實施例2的所述結構。 此實施例中的部分或全部的內容能夠與其他實施例結 合。 (實施例3 ) 將說明使用電容電壓特性計算氧化物半導體層之相對 介電係數ε的一種新穎方法。 首先，形成圖4Α所示的MOS電容（測量裝置）。 圖4Α所示的MOS電容（測量裝置）是新穎的。 如圖4 Α所示，在矽晶圓1 0 0 1 (矽晶圓）之上提供有氧 化物半導體層1 002(氧化物半導體），以及在氧化物半導體 層1 002(氧化物半導體）之上提供有一閘極電極層1 003(閘 極電極）。注意，砂晶圓1001可爲η型或p型。 注意，在矽晶圓1 00 1之下可形成一後電極層。 閘極電極層與後電極層之材料能夠爲導電材料。 此氧化物半導體層之帶隙較矽爲寬。 因此，在氧化物半導體之傳導帶與矽之傳導帶之間有 一勢壘。相似地，在氧化物半導體之價帶與矽之價帶之間 有一勢壘。 由於這樣的勢壘存在氧化物半導體層1 002與矽晶圓 -26- 201208079 1 ο ο 1之間的界面，能夠抑制載子自閘極電極層1 ο ο 3或5夕 晶圓1001注入至氧化物半導體層1 002中。其結果，能夠 在圖4Α所示的結構中取得電容電壓特性。 從而，代替矽晶圓1 〇〇 1，可使用具有比氧化物半導 體層1 002更小帶隙的一半導體。 作爲具有小帶隙的半導體，能夠使用矽（約丨.！ 2 eV)、鍺（約0.67 eV)、砷化鎵（約1.43 eV)、及其類似物。 0 注意，氧化物半導體層（例，In-Ga-Zn-O基氧化物半導體 層）之帶隙爲約3至3.7 eV。 此半導體可具有晶圓狀（基材狀）或膜狀。 注意，除了氧化物半導體，能夠測量寬帶隙半導體之 相對介電係數。寬帶隙半導體包括碳化矽（約3 eV)、氮化 鎵（約3.4 eV)、氮化鋁（5.9 eV)、鑽石（5.27 eV)、及其類 似物。在此情況中，可用圖4A中的氧化物半導體層取代 待測量其相對介電係數的半導體。 Q 亦即，藉著圖4A中的結構的使用，能夠測量帶隙爲 2.5 eV(或3 eV以上）的一半導體之相對介電係數。 圖5顯示使用p型矽晶圓情況中的電容電壓特性。在 此，在反轉態中（反轉區域，此處Vg爲正），電容量爲p 型矽晶圓之空乏層電容量與氧化物半導體層之電容量之總 和。 另一方面，在累積態中（累積區域，此處Vg爲負）， 不形成有反轉層；從而，電容量等於氧化物半導體層之電 容量且爲飽和。 -27- 201208079 然後’利用數學方程式（3)能夠取得在累積態中的飽 和電容量Ca，此處ε()爲真空介電係數、d爲氧化物半導 體層之厚度、以及S爲閘極電極之面積。 [方程式5] ~ — (3) a 藉由修飾數學方程式（3 )，能夠取得數學方程式（4)。 [方程式6] s = Ca 〜— (4) 氧化物半導體層之厚度d與閘極電極之面積S爲在製 造MOS電容（測量裝置）之時所設定的設計値。 注意’作爲真空介電係數 ε〇，能夠使用此値 (8.8 54 1 8 782 X 1 〇_12 m-3kg-is4A2)。 藉由以上述方式製造具有如圖4 A所示的特定結構的 一 MOS電容（測量裝置），其相對介電係數能夠使用數學 方程式（4)而計算。 此實施例中的部分或全部的內容能夠與其他實施例結 合。 [例1 ] 形成圖4A之結構且執行氧化物半導體層之CV測 量，藉此計算出氧化物半導體層之相對介電係數。 首先，在一 P型矽晶圓之上形成一 3 00 nm厚的In- -28- 201208079
Ga-Zn-0基氧化物半導體層。接著，在氧化物半導體層之 上形成3 00 nm厚度的銀電極（圖4Α)。 作爲氧化物半導體層之沉積條件，使用In:Ga:Zn之 莫耳比爲 l:l:l(In203:Ga203:Zn0 = 1:1:2(莫耳比））、功率 爲0.5 kW、壓力爲0.4 Pa、氣體流率滿足Ar/02 = 35/10 seem之關係、且基材溫度爲室溫的一 In-Ga-Zn-O基IE。 然後，製備以上述方式形成的圖4A之兩個結構體（樣 本1與樣本2)。 將樣本1送至35(TC的空氣氛圍中熱處理一個小時。 將樣本2送至45 0°C的空氣氛圍中熱處理一個小時。 注意，在使用矽（作爲半導體）的情況中，最好選擇加 熱條件，以避免矽在矽與氧化物半導體之間的界面處被氧 化的。 然後，藉實施例3所述方法計算各樣本之相對介電係 數。 其結果，樣本1(350°C)之相對介電係數爲16.7，以及 樣本2 (4 5 0 °C )之相對介電係數爲1 4 · 7。 如上所述，使用氧過量靶及混有氧的濺鍍氣體形成 In-Ga-Zn-O基氧化物半導體層，其中移除了氧空位與含 感應載子的氫原子的物質。這樣的In-G a-Ζη-0基氧化物 半導體層具有高相對介電係數。 注意，由於待除去的氫的量隨著加熱溫度的上升而增 加，於高溫受過熱處理過的氧化物半導體層中的載子應該 更爲減少。然而’根據此例’於高溫受過熱處理過的氧化 -29- 201208079 物半導體層具有比其他氧化物半導體層更低的相對介電係 數。此外’相對介電係數傾向於隨著氧化物半導體層之晶 度增加而減少。從而，氧化物半導體層之結構根據熱處理 之溫度而改變，這被認爲是在利用較高加熱溫度的情況中 的相對介電係數會較低的理由。 換言之，認爲氧化物半導體藉由在4 5 0 °C執行熱處理 一個小時而自非晶結構改變至晶質結構，這導致其相對介 電係數的減少。 本申請案爲基於在2009年12月17日向日本專利局 提出的日本專利申請序號2009-286234，其全文內容茲以 提述方式納入。 【圖式簡單說明】 圖1A至1C繪示製造半導體裝置的方法之一例。 圖2A及2B繪示製造半導體裝置的方法之一例。 圖3A至3C繪示半導體裝置之例。 圖4A及4B繪示MOS電容（測量裝置）之例。 圖5顯示電容電壓測量結果之一例。 【主要元件符號說明】 100 :基材 2 0 0 :閘極電極 3 0 0 :閘極絕緣層 400 :氧化物半導體層 -30- 201208079 4 1 0 :氧化物半導體層 5 0 0 :導電層 5 1 0 :接觸電極 5 2 0 :接觸電極 6 0 0 :絕緣層 700 :通道保護層 8 1 0 :佈線
8 2 0 :佈線 8 3 0 :佈線 1 0 0 1 :砂晶圓 1 002 :氧化物半導體層 1 0 0 3 :閛極電極層 1 1 0 1 :第一電極 1 102 :氧化物半導體層 1 1 0 3 :第二電極 8 00 0 ：氧化物半導體區

Claims (1)

  1. 201208079 七、申請專利範圍 1. 一種測量裝置，包括： 一半導體；以及 一設置在氧化物半導體層之上的電極。 2. 如申請專利範圍第1項所述之測量裝置，其中該 半導體包含矽。 3. 如申請專利範圍第1項所述之測量裝置，其中該 設置在氧化物半導體層之上的電極具有一堆疊結構。 4. 如申請專利範圍第1項所述之測量裝置，其中該 測量裝置係使用於測量一氧化物半導體層之一相對介電係 數。 5. 一種測量裝置，包括： 一半導體； 一氧化物半導體層，設置在該半導體之上；以及 一電極，設置在該氧化物半導體層之上。 6. 如申請專利範圍第5項所述之測量裝置，其中該 半導體包含矽。 7. 如申請專利範圍第5項所述之測量裝置，其中該 設置在該半導體之上的氧化物半導體包含一 In-Ga-Zn-O 基氧化物。 8. 如申請專利範圍第5項所述之測量裝置，其中該 設置在該氧化物半導體層之上的電極具有一堆疊結構。 9. 如申請專利範圍第5項所述之測量裝置，其中該 測量裝置係使用於測量一氧化物半導體層之一相對介電係 -32 - 201208079 數。 1 0.如申請專利範圍第5項所述之測量裝置，其中該 半導體具有一比設置在該半導體之上的該氧化物半導體層 更小的帶隙。 11. 一種半導體裝置，包括： 一閘極電極； 一氧化物半導體層；以及 一閘極絕緣層，夾置在該閘極電極與該氧化物半導體 層之間， 其中該氧化物半導體層之一相對介電係數係等於或高 於13。 12. —種半導體裝置，包括； 一閘極電極； 一氧化物半導體層；以及 一閘極絕緣層，夾置在該閘極電極與該氧化物半導體 Q 層之間， 其中該氧化物半導體層之一相對介電係數係等於或高 於1 4。 13. 如申請專利範圍第11或12項所述之半導體裝 置，其中該氧化物半導體層包含銦、鎵、辞、及氧做爲主 成分。 14. 一種相對介電係數的測量方法，包括下列步驟： 形成一測量裝置，其包括： 一半導體； -33- 201208079 一氧化物半導體層，設置在該半導體之上，其中 該氧化物半導體層具有一比該半導體更寬的帶隙；以及 一聞極電極，設置在該氧化物半導體之上； 計算該測量裝置之電容電壓特性之一累積區域中的— 電容量ca ;以及 藉由將該電容量ca代入下列方程式而計算該氧化物 半導體層之一相對介電係數ε， (其中在該方程式中，ε〇係一真空介電係數，S係該 閘極電極之一面積，以及d係該氧化物半導體層之—厚度） [方程式4] (4)。 -34-
TW099144236A 2009-12-17 2010-12-16 半導體元件與量測裝置及相對介電係數的量測方法 TWI514584B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286234 2009-12-17

Publications (2)

Publication Number Publication Date
TW201208079A true TW201208079A (en) 2012-02-16
TWI514584B TWI514584B (zh) 2015-12-21

Family

ID=44149800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144236A TWI514584B (zh) 2009-12-17 2010-12-16 半導體元件與量測裝置及相對介電係數的量測方法

Country Status (4)

Country Link
US (3) US8853683B2 (zh)
JP (7) JP5185357B2 (zh)
TW (1) TWI514584B (zh)
WO (1) WO2011074590A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514589B (zh) * 2012-08-31 2015-12-21 Kobe Steel Ltd Thin film transistor and display device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455074B2 (ja) 2011-06-30 2014-03-26 富士重工業株式会社 車両用制御装置
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP2014032999A (ja) * 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2015033499A1 (ja) 2013-09-03 2015-03-12 パナソニック株式会社 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104300004A (zh) * 2014-09-01 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
US9933577B2 (en) 2016-03-11 2018-04-03 Globalfoundries Inc. Photonics chip
US20210119007A1 (en) * 2017-08-01 2021-04-22 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04361576A (ja) * 1991-06-10 1992-12-15 Fujitsu Ltd 高誘電率酸化物半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH095373A (ja) * 1995-06-22 1997-01-10 Nikon Corp 薄膜の局所評価法およびその装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3541331B2 (ja) * 1995-09-27 2004-07-07 富士通株式会社 強誘電体メモリセル
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001127126A (ja) * 1999-10-28 2001-05-11 Mitsubishi Materials Silicon Corp 半導体素子の評価方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003347381A (ja) * 2002-05-24 2003-12-05 Semiconductor Leading Edge Technologies Inc 低誘電率膜の膜質評価方法、および半導体装置の製造方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7088145B2 (en) * 2002-12-23 2006-08-08 3M Innovative Properties Company AC powered logic circuitry
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
TWI248722B (en) * 2004-10-26 2006-02-01 Realtek Semiconductor Corp Control device of a PLL and control method thereof
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWM289538U (en) * 2005-11-07 2006-04-11 Tai Sol Electronics Co Ltd Drawer type all-in-one card connector
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
US8748879B2 (en) * 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5512078B2 (ja) * 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5288141B2 (ja) 2008-05-22 2013-09-11 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
KR101515382B1 (ko) * 2008-08-26 2015-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8889934B2 (en) * 2008-12-15 2014-11-18 Chevron U.S.A. Inc. Process for hydrocarbon conversion using, a method to make, and compositions of, an acid catalyst
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
SG168450A1 (en) * 2009-08-05 2011-02-28 Sony Corp Thin film transistor
JP5539846B2 (ja) * 2009-11-06 2014-07-02 株式会社半導体エネルギー研究所 評価方法、半導体装置の作製方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102393447B1 (ko) * 2009-11-13 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101700154B1 (ko) * 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011070905A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514589B (zh) * 2012-08-31 2015-12-21 Kobe Steel Ltd Thin film transistor and display device
US9318507B2 (en) 2012-08-31 2016-04-19 Kobe Steel, Ltd. Thin film transistor and display device
US9449990B2 (en) 2012-08-31 2016-09-20 Kobe Steel, Ltd. Thin film transistor and display device

Also Published As

Publication number Publication date
JP6615965B2 (ja) 2019-12-04
JP2016195291A (ja) 2016-11-17
JP5185357B2 (ja) 2013-04-17
US20160329255A1 (en) 2016-11-10
JP6408655B2 (ja) 2018-10-17
TWI514584B (zh) 2015-12-21
JP2013102197A (ja) 2013-05-23
JP2017163167A (ja) 2017-09-14
JP2018198339A (ja) 2018-12-13
US8853683B2 (en) 2014-10-07
JP6864059B2 (ja) 2021-04-21
JP6165945B2 (ja) 2017-07-19
WO2011074590A1 (en) 2011-06-23
JP2015164232A (ja) 2015-09-10
US9530893B2 (en) 2016-12-27
JP5996727B2 (ja) 2016-09-21
US20110147736A1 (en) 2011-06-23
JP2011146692A (ja) 2011-07-28
US20150014684A1 (en) 2015-01-15
JP2020021962A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
TW201208079A (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
US8063421B2 (en) Thin film transistor having a graded metal oxide layer
JP5640478B2 (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
TW201005950A (en) Thin film transistor and method of manufacturing the same
US20100144089A1 (en) Method of fabricating oxide semiconductor device
CN108538915B (zh) 半导体外延晶片、半导体元件以及半导体元件的制造方法
US11881515B2 (en) Vertical thin film transistor with single gate electrode with micro-perforations
CN106601786A (zh) 薄膜晶体管及其制备方法、阵列基板
CN109935637A (zh) 一种高压薄膜晶体管
TW201937744A (zh) 裝置及方法
JP2024107024A (ja) 炭化ケイ素体を有する半導体デバイスおよび製造方法
JP2018129430A (ja) 半導体装置
Kim et al. Improvement in the bias stability of zinc oxide thin-film transistors using Si3N4 insulator with SiO2 interlayer
KR101539294B1 (ko) ZnO/MgZnO 활성층 구조의 박막트랜지스터
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
JP6637783B2 (ja) 薄膜トランジスタ
CN110660865A (zh) 一种可靠的双极性SnO薄膜晶体管及其制备方法
US20200227249A1 (en) Methods for improved silicon nitride passivation films
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法