TW201103090A - Method for manufacturing a self-aligned thin film transistor and a structure of the same - Google Patents

Method for manufacturing a self-aligned thin film transistor and a structure of the same Download PDF

Info

Publication number
TW201103090A
TW201103090A TW98122334A TW98122334A TW201103090A TW 201103090 A TW201103090 A TW 201103090A TW 98122334 A TW98122334 A TW 98122334A TW 98122334 A TW98122334 A TW 98122334A TW 201103090 A TW201103090 A TW 201103090A
Authority
TW
Taiwan
Prior art keywords
material
oxide
self
layer
dielectric layer
Prior art date
Application number
TW98122334A
Other languages
English (en)
Inventor
Cheng-Wei Chou
Hsiao-Wen Zan
Chuang-Chuang Tsai
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW98122334A priority Critical patent/TW201103090A/zh
Publication of TW201103090A publication Critical patent/TW201103090A/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

201103090 六、發明說明: 【發明所屬之技術領域】 本發明係有關於-種薄膜電晶體之製造方法,特別是—種自 我對準賴電晶叙製造方法及其結構,錢以底_結構進行 自我對準製程。 【先前技術】 薄膜電晶體(thin-film transistors,TFT)可應用於液晶顯示器 (liquid ciystal display ’ LCD)之驅動元件,例如應用於主動式液晶 顯示器的驅動上’歧朗於魏隨财取記鐘(職_⑽ _SS m_y ’ SRAM)内做為主動負載。以氧化物薄膜電晶體製 作出來的光電元件具有製造簡易及複合式功能的特性,例如可 撓、輕巧 '製程環保、及可大面積製造與整合等優點。氧化物薄 膜電晶體的特性已接近-般多轉電晶體的特性,並且具有非常 高的穩定性’致氧化物薄膜電晶體可運用於製作各種光電元件。 就液晶顯示器中之習用薄膜電晶體(TFT)的製備而言,底閑極 _〇m _結構_難晶齡為目前鮮較常_的技術方 案。底閘極結構之薄膜電晶體係以製造於基板上之閘極電極,以 做為底間極’接著透過曝光製程(俗稱黃光製程)而依序形成間極絕 緣層、閘極介電層、半導體層、源極/沒極、介電層、及主動層, 即完成薄膜電晶體的製造。 然而S用底間極結構之薄膜電晶體所面臨到的是頂閘極 gate)結構之_電晶體所未產生的嚴重問題:難以實施自我對準 201103090 製程(Sdf-aligned pro隨)。即在形成源極/及極的製造過程中係 藉由問極電極做為鮮(mask),於執彳博光製料,若光罩的位置 未準確的對準於職位置時,將細馳/祕朗㈣極之間產 生重疊或是翻斜均關題’致制極·難_容(⑽不均, 此為液晶顯示器巾發生色度不均(mura)之主要原因。 另外,習用底閘極結構之薄膜電晶體之製程步驟較頂間極之 薄膜電晶體更為複雜,需魏行衫道黃输難程,且底閑極

結構之_電晶齡完成後,亦存在較麵寄生電容,導致薄膜 電晶體的整體特性變差。 為了解決上述習用製造底閘極結構之_電晶體所遭遇的問 題,美國專利第6,338,988號專利案揭露_種以單—微影步驟定義 及極及源極之自我對準薄膜電晶體之製造方法,其薄膜電晶體具 有藉由運用單-微影步驟來自我對準於間極之源極興沒極:曰八 上述之第咖,988號專觀雖係運用閘極做為光罩,以阻絕 φ用以暴露第一光阻層之光線受到圖樣化,但第⑽,嫩號專利案 之閘極材質為金屬材料’如此使得穿透過_電晶體之可見光被 金屬間極所遮蔽’導致習㈣膜電晶體之開口率及對比率大幅的 降低。 【發明内容】 雲於以上的問題,本發明提供一種自我對準薄膜電晶體之製 造方法及其結構,藉以改良㈣·極結構之_電晶體過於複 雜的製程步驟’以及習用薄膜電晶體之開D率及對比率不佳等門 5 201103090 本發明所揭露之自我對準薄膜電晶體之製造方法及其結構, 其製造方法的步驟包括有··首先提供一透明基板,此一透明基板 具有相對的第一面及第二面,接著沉積一氧化物閘極於基板的第 一面上,以及沉積一介電層於氧化物閘極及基板的第一面上,並 且形成一光阻層於介電層上。接著,對基板的第二面照射紫外光, 此一紫外光穿透基板及介電層,以對光阻層進行曝光,而氧化物 閘極係做為光罩,以吸收照射至對應於氧化物閘極之光阻層的紫 外光。接著移除曝光之光阻層,並沉積一透明導電層於未曝光的 光阻層及介電層上。對透明導電層執行圖案化製程,以形成源極 與及極,並且露出部分介電層。最後,形成一主動層並覆蓋於源 極、汲極、及介電層上,以構成自我對準薄膜電晶體結構。 本發明之自我對準薄膜電晶體的製造方法及其結構,係以對 紫外光具有高吸收特性之氧化物閘極做為底閘極及光罩,僅令對 應於氧化物閘極以外的光阻層予以曝光,而於後續之製程步驟 中’可精確的製造出源極與汲極。 並且,由於本發明的氧化物閘極並不影響背光源之可見光的 穿透,因此具有本發明之薄膜電晶體結構的液晶顯示器的開口率 得以大幅提高,進而增加液晶顯示器的對比率。 以上之關於本發明内容之說明及以下之實施方式之說明係用 以示範與轉本發明之原理,並且提供本發明之專辦請範圍更 進一步之解釋。 201103090 【實施方式】 根據本發明所揭露之自我對準_電晶體,可應用於薄膜電 晶體液聽隨機躲記隨钱置,而 本發明係以薄膜電晶體液晶顯示器做為實施例的說明,但並不以 此為限。 「第i圖」及「第2A圖」至「第2F圖」所示為本發明第一 實施例之分解步驟示意圖與步驟流程圖。如「第2a圖」所示,並 配合「第1圖」之步誠程酬—併細,本發明第—實施例之 自我對準薄難Μ之製造方法,首先雜供—透板训(步 驟100),且透明基板210具有相對的第一面211及第二面2以即 分別為透明基S21G的頂表面與底表面)。其中,本發明所揭露之 透明基板210的材質可為;5英賴獅或是瓣材料,以分別製 成石英玻璃基板或是塑膠基板,但並不以此為限。接著,沉積氧 化物閘極(gate oxide)220於透明基板21〇的第一面211上(步驟 110),而氧化物閘極220並未完全覆蓋住透明基板21〇,僅與透明 基板210的一部份相重疊。其中,氧化物閘極22〇的材質可為銦 錫氧化物(ITO)材料、氧化鋅(Zn〇)材料、銦辞氧化物(^0)材料、 或銦鎵鋅氧化物(IGZO)材料,但並不以此為限。接著,沉積一介 電層(dielectric layer)230於氧化物閘極220及透明基板210的第一 面211上(步驟120) ’其中本發明之介電層230的材質為氮化矽 (SlNx)材料或是氧化矽(Si02)材料,但並不以此為限。並且,本發 明之介電層230係藉由化學氣相沉積(chemical Vapor Deposition, 201103090 CVD)方式形成,_熟悉此項技術者,亦可採用物理氣相沉積 (Physic^ VaporDeposition’PVD);^式或是電裝恤_)方式形成介 電層230,並不以本發明所揭露之實施例為限。 如「第2B圖」所示,並配合「第】圖」之步驟流程說明一併 參酌。形成-光阻層290於介電層230上(步驟13〇),本發明所揭 露之光阻層29G係以正型光阻劑塗覆於介電層23()上。接著,對 透明基板210的第二面212照射紫外光,紫外光穿透過透明基板 210及介電層230並對光阻層290進行曝光(步驟14〇)。如「第3 圖」所不之光譜圖,本發明之氧化物閘極22〇在波長約2〇〇奈米 至300奈米之間的波段具備有高吸收性的特性即本發明之氧化 物閘極220在可絲波長區段之職為完全透光,喊紫外光波 長區段之辭卩具備有冑吸㈣特性(亦即财透的特性)。因此,氧 化物閘極220係做為光罩(mask),而本發明之照射紫外光的步驟 中,其紫外光之波長約介於266奈米至3〇8奈米之間,氧化物閘 極220將照射至對應於氧化物閘極22〇之光阻層29㈣紫外光予 以吸收,以令紫外光僅能穿透過透明基板210及介電層230,並無 法穿透過氧化物閘極220,因此對應於氧化物閘極220的光阻層 290並未被曝光。 如「第2C圖」所示’並配合「第1圖」之步驟流程說明一併 參酌。移除曝光之光阻層290(步驟150),即移除對應於氧化物閘 極220之位置以外的光阻層29〇全部被移除。如「第2D圖」所示, 接著沉積一透明導電層conductive layer)300並覆蓋於 201103090 光阻層290及介電層23〇上(步驟16〇),其中透明導電層勤的材 質可為銦錫·物师)材料或是氧化鋅(Zn〇)材料,但並不以此為 限。 、 第2E圖」所示,並配合「第1圖」之步驟流程說明一併 ^ -勺對透月導電層3〇〇執行圖案化㈣製程(步驟170), 以於介電層230上形成相互分離的源極24〇與沒極25〇,且源極 240與沒極250之間構成一窗口(wind〇w)26〇,以露出部分介電層 230。而此-窗口的尺寸係與氧化物閘極相匹配,使得形成之 源極24G與沒極250藉由氧化物閘極22G以自我對準的方式精霉 地設置於預設位置上,而不致產生偏差。 :第2F圖」所示,並配合「第j圖」之步驟流程說明一併 參酌。最後,形成-主動層㈣ve layer)27Q並覆蓋於源極、沒 極25〇及;,電層230上(步驟18〇),其中主動層27〇係填滿於窗 260並且與"電層230相接觸。本發明之主動層係以一氧 化物薄膜所製成’而其材質可為氧化鋅(Zn〇)材料、銅鋅氧化物 剛材料、或姻鎵鋅氧化物(IGZ〇)材料,但並不以此為限。 藉由上述的餘轉,以完成如「第2F圖」所示之本發明第 -實施例之底閘極型態的薄膜電晶體·,其包括有透明基板細 及依序設置於透明基板細上之氧化物閘極22〇、介電層23〇、源 極240、汲極250、及主動層270。 「第4圖」及「第5A圖」至「第5G圖」所示為本發明第二 實施例之分解步驟示賴與步驟流糊。如「第Μ圖」所示,並 201103090 配合「第4圖」之步職程朗1參酌,本發明第二實施例之 自我對準_電晶體之製造方法,首先係提供—賴基板训(步 驟1〇〇),且透明基板210具有相對的第一面2Π及第二面212(即 分別為透板2H) _表_底表面)。其中,本發鴨揭露之 透板2K)的材質可為石英_材料或是塑膠材料,以分別製 成石英玻璃絲献膊絲,但並不耻驗。接著,沉積氧 化物閘極_ 〇xide)220於透明基板21〇的第一面2ιι上(步驟 no),而氧化物閘極220並未完全覆蓋住透明基板21〇,僅與透明 基板2H)的-部份相重疊。其中,氧化物間錢㈣材質可為銅 錫氧化物(ITO)材料、氧化鋅(Zn〇)材料、銦鋅氧化物剛材料、 鎵鋅氧化师GZ0)材料,但並不以此為限。接著,沉積一介 電層(齡—iayer)230於氧化物閘極22〇及透明基板21〇的第一 面211上(步驟120) ’其中本發明之介電層23〇的材質為氮化梦 (SiNx)材料或是氧化石夕(Si〇2)材料,但並不以此為限。並且,本發 230 ^«^^^4^rL^(Chemical Vapor Deposition ? CVD)方式形成’然而熟悉此項技術者,亦可採用物理氣相沉積 (Physical Vapor Deposition’PVD)方式或是電漿_纖)方式形成介 電層230,並不以本發明所揭露之實施例為限。 如「第5B圖」所示,並配合「第4圖」之步驟流程說明一併 參酌。形成一光阻層2%於介電層230上(步驟13〇),本發明所揭 露之光阻層290係以正型光阻劑塗覆於介電層do上。接著,對 透明基板210的第一面212照射紫外光,紫外光穿透過透明基板 201103090 210及介電層23〇並對光阻層29〇進行曝光(步驟_。如「第3 圖」所示之光譜圖,本發明之氧化物間極22〇在波長約夺米 至300奈米之間的波段具備有高吸收性的特性,即本發明之= 物閘極22〇在可見光波長區段之間係為完全透光,而在紫外光波 長區段之間卻具備有高吸收的特性(亦即低穿透的特㈣。因此,氧 化物閘極22(M__mask),而本發明之照_卜光的步驟 中,其紫外光之波長約介於266奈米至奈米之間,氧化_ #極22〇將照射至對應於氧化物閘極no之光阻層的紫外光予 以吸收,时料紐能穿透過翻基板及介電層现,並無 法穿透過氧化物閘極220,因此對應於氧化物開極22〇的光阻層 290並未被曝光。 曰 如「第5C圖」所示,並配合「第4圖」之步驟流程說明一併 參酌。移除曝光之光阻層29〇(步驟15〇),即移除對應於氧化物問 極220之位置以外的光阻層全部被移除。如「第5〇圖」所示, »接著沉積-透縣電雜㈣赠⑶咖)3⑽並覆蓋於 光阻層290及介電層23〇上(步驟16〇),其中透明導電層的材 質可為銦___)㈣歧氧倾_細,健不以此為 限。 如「第5E圖」所示,並配合「第4圖」之步驟流程說明一併 參酌。於沉積透明導電層遍於光阻層290及介電層230上(步驟 160)後,接著對透明導電層獨的表面31〇執行電浆處理製程(步 驟19〇) ’以降低透明導電層·的接觸電阻,藉以料透明導電 201103090 層300的表面特性,以利於後續的元件製程。 如「第5F圖」所示,並配合「第4圖」之步驟流程說明一併 參酌。對透明導電層300執行圖案化(patterning)製程(步驟170), 以於介電層230上形成相互分離的源極24〇與汲極25〇,且源極 240與汲極250之間構成一窗口(vvindowpGO,以露出部分介電層 230。由於透明導電層300之表面31〇藉由電漿處理而降低其接觸 電阻,使得形成於透明導電層300之表面31〇上的源極24〇與汲 極250 ’其元件性質得以大幅提升。而此一窗口的尺寸係與氧化物 閘極220相匹配,使得形成之源極24〇與汲極25〇藉由氧化物閘 極220以自我對準的方式精確地設置於預設位置上,而不致產生 偏差。 如「第5G圖」所示,並配合「第4圖」之步驟流程說明一併 參酌。最後,形成一主動層(active layer)27〇並覆蓋於源極24〇、汲 極250、及介電層230上(步驟_ ’其中主動層27〇係填滿於窗 口 260 ’並且與介電層230相接觸本發明之主動層27〇係以一氧 化物薄膜所製成’而其材質可為氧化鋅(Zn〇)㈣、銦鋅氧化物 (ιζο)材料、或銦鱗氧化鄉GZ〇)材料,但並不以料限。 藉由上述的製程步驟,以完成如「第5G圖」所示之本發明第 二實施例之底閘極型態的薄膜電晶體2⑻,其包括有透明基板加 及依序設置於透明基板21〇上之氧化物閘極22〇、介電層23〇、源 極240、沒極250、及主動層270。 本發明所财之自我解薄膜電晶_製造方法及其結構, 12 201103090 係將氧化物閘極做為底閘極及光罩,利用氧化物閘極對紫外光具 有高吸收的特性,以遮蔽照射至對應於氧化物閘極之光阻層的紫 外光,因此於後續之製程步驟中,以自我對準之方式精確的製造 出源極與汲極,而不致使源極與汲極產生設置位置上的偏差亦 大幅簡化製造薄膜電晶體的流程步驟。 另外,由於本發明的氧化物閘極在可見光波長區段中具備高 穿透率的特性,氧化物閘極的設置並不影響背光源之可見光的穿 φ透’因此具有本發明之薄膜電晶體結構的液晶顯示器的開口率得 以大幅提高,進而增加液晶顯示器的對比率。 雖然本發明之實施例揭露如上所述,然並非用以限定本發 月任何熟1相關技藝者,在不脫離本發明之精神和範圍内,舉 凡依本發明巾請範圍所述之形狀、構造、舰及精神當可做些許 之變更,因此本發明之專利保護範圍須視本說明書所附之申請^ 利範圍所界定者為準。 籲 【圖式簡單說明】 第1圖為本發明第一實施例之步驟流程圖; 第2A圖至第2F圖為本發明一實施例之分解步驟示意圖; 第3圖為本發明之氧化物閘極之波長_紫外光吸收率之光譜圖; 第4圖為本發明第二實施例之步驟流程圖;以及 第5A圖至第%圖為本發明二實施例之分解步驟示意圖。 【主要元件符號說明】 步驟100 提供一透明基板 13 201103090 步驟110 沉積氧化物閘極於透明基板之第一面上 步驟120 沉積介電層於氧化物閘極及透明基板之第一面上 步驟130 形成光阻層於介電層上 步驟140 對透明基板之第二面照射紫外光,紫外光穿透透 基板及介電層並對光阻層進行曝光 步驟150 移除曝光之光阻層 步驟160 沉積透明導電層於光阻層及介電層上 步驟170 對透明導電層執行圖案化製程 步驟180 形成主動層並覆蓋於源極、汲極、及介電層上 步驟190 對透明導電層的表面執行電漿處理製程 200 薄膜電晶體 210 透明基板 211 第一面 212 第二面 220 氧化物閘極 230 介電層 240 源極 250 没極 260 窗口 270 主動層 290 光阻層 300 透明導電層 201103090 310 表面

Claims (1)

  1. 201103090 七、申請專利範圍: 1. 一種自我對準薄膜電晶體之製造方法,包括以下步驟: 提供一透明基板,該透明基板具有相對的一第一面及一第 二面; 沉積一氧化物閘極於該透明基板之該第一面上; 沉積一介電層於該氧化物閘極及該透明基板之該第一面 上; 形成一光阻層於該介電層上; 對該透明基板之該第二面照射一紫外光,該紫外光穿透該 透明基板及該介電層並對該光阻層進行曝光,該氧化物閘極係 做為一光罩,並吸收照射至對應於該氧化物閘極之該光阻層的 該紫外光; 移除曝光之該光阻層; 沉積一透明導電層於該光阻層及該介電層上; 對該透明導電層執行一圖案化製程,以分別形成一源極與 一汲極,並且露出部分該介電層;以及 形成一主動層並覆蓋於該源極、該没極、及該介電層上。 2. 如明求項1所述之自我對準薄膜電晶體之製造方法’其中於沉 積該透明導電層於該光阻層及該介電層上之步驟後,更包括有 對該透明導電層的一表面執行一電聚處理製程之步驟。 3·如請求項1所述之自我對準薄膜電晶體之製造方法,其中該透 明基板係以-石英玻璃材料或是一塑膠材料所製成。 201103090 4·如請求項1所述之自_準薄職晶體之製造麵,其中該氧 化物閘極係以一銦錫氧化物(ΙΤ〇)材料、一氧化辞而⑺材料、 -銦鋅氧化物(IZQ)材料、或—銦鎵鋅氧化物(lGz〇)材料所製 成。 5. 如請求項1所述之自我對準薄職晶體之製造方法,其中該介 電層係以-氮化石夕(SiNx)材料或一氧化石夕(Si〇2)材料所製成。 6. 如請求項1所述之自我對準薄膜電晶體之製造方法,其中該主 動層係以一氧化物薄膜所製成。 7. 如請求項6所述之自我對準薄膜電晶體之製造方法,其中該氧 化物薄臈係以一氧化鋅(Zn0)材料、一銦鋅氧化物(IZ〇)材料、 或一銦鎵鋅氧化物(IGZ0)材料所製成。 8. 如請求項1所述之自我對準薄賴晶體之製造方法,其中該透 明導電層係以一銦錫氧化物(IT〇)材料或是一氧化鋅(Zn〇)材料 所製成。 9. 如請求項1所述之自我對準薄膜電晶體之製造方法,其中該紫 外光之波長介於266奈米(nm)至308奈米(nm)。 1〇. 一種自我對準薄膜電晶體結構,包括有: 一透明基板,該透明基板具有一第一面; 一氧化物閘極,設置於該透明基板之該第一面上,該氧化 物閘極係做為一光罩,且該氧化物閘極具有吸收一紫外光之特 性; 一介電層’設置於該氧化物閘極及該透明基板之該第一面 17 201103090
    外视興一汲極 之間構成一窗口,以露出部分‘該源極與該沒極 11如^iZ,她_、输、㈣介電層上。 11.如凊如G賴蝴__繼 板係為-碎_純錢1膠 中対月基 12.如請求項1G所述之自我對準_電晶體結構,复中該氧化物 閉極係以,錫氧化师 鋅氧化物陶材料、或-銦鎵辞氧化物(IGZ0)材料所製成。 .如請求項H)所述之自我對準_電晶體結構,其中該介電層 之材質係為-氮化石夕(SiNx)材料或一氧化石夕(Si〇2)材料。曰 14.如請求項10所述之自我對準薄膜電晶體結構,其中該主動層 之材質係為一氧化物薄膜。 15. 如請求項14所述之自我對準馳電晶體結構其巾該氧化物 薄膜係以一氧化鋅(ZnO)材料、一銦鋅氧化物(IZ〇)材料、或一 銦鎵鋅氧化物(IGZ0)材料所製成。 16. 如請求項10所述之自我對準薄膜電晶體結構,其中該源極與 該汲極之材質係為一銦錫氧化物(ιτο)材料或是一氧化辞(Zn〇) 材料。 17.如請求項10所述之自我對準薄膜電晶體結構,其中該紫外光 之波長介於266奈米(nm)至308奈米(nm)。
TW98122334A 2009-07-01 2009-07-01 Method for manufacturing a self-aligned thin film transistor and a structure of the same TW201103090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98122334A TW201103090A (en) 2009-07-01 2009-07-01 Method for manufacturing a self-aligned thin film transistor and a structure of the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW98122334A TW201103090A (en) 2009-07-01 2009-07-01 Method for manufacturing a self-aligned thin film transistor and a structure of the same
US12/549,471 US20110001135A1 (en) 2009-07-01 2009-08-28 Method for manufacturing self-aligned thin-film transistor and structure thereof
KR1020090092910A KR20110002405A (ko) 2009-07-01 2009-09-30 자가 정렬 박막 트랜지스터 및 이의 구조의 제조 방법
JP2009229590A JP2011014858A (ja) 2009-07-01 2009-10-01 自己整合薄膜トランジスタの製造方法とその構造体

Publications (1)

Publication Number Publication Date
TW201103090A true TW201103090A (en) 2011-01-16

Family

ID=43412143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98122334A TW201103090A (en) 2009-07-01 2009-07-01 Method for manufacturing a self-aligned thin film transistor and a structure of the same

Country Status (4)

Country Link
US (1) US20110001135A1 (zh)
JP (1) JP2011014858A (zh)
KR (1) KR20110002405A (zh)
TW (1) TW201103090A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2013120207A1 (en) * 2012-02-15 2013-08-22 Kurtz Tyler Travel headrest
JP6092902B2 (ja) * 2012-03-09 2017-03-08 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 薄膜トランジスター機器上にケイ素含有膜を製造する方法
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
EP2746548B1 (en) * 2012-12-21 2017-03-15 Inergy Automotive Systems Research (Société Anonyme) Method and system for purifying the exhaust gases of a combustion engine.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338988B1 (en) * 1999-09-30 2002-01-15 International Business Machines Corporation Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社;国立大学法人东京工业大学 采用无定形氧化物的场效应晶体管
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5015472B2 (ja) * 2006-02-15 2012-08-29 カシオ計算機株式会社 薄膜トランジスタ及びその製法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
KR20110002405A (ko) 2011-01-07
JP2011014858A (ja) 2011-01-20
US20110001135A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
CN100480420C (zh) 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
JP3378280B2 (ja) 薄膜トランジスタおよびその製造方法
US20070284586A1 (en) Thin film transistor array substrate and method for fabricating the same
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
US20060246360A1 (en) Flat panel display device with thin film transistors and method of making thereof
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR20080110059A (ko) 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
US20100295049A1 (en) Tft-lcd array substrate and manufacturing method thereof
US9184090B2 (en) Thin film transistor display panel and manufacturing method of the same
US10068932B2 (en) Display device
JP4141309B2 (ja) 半導体装置およびその製造方法
JP5823686B2 (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
JP4490962B2 (ja) 液晶表示装置及びその製造方法
US8853704B2 (en) Thin film transistor array panel
JP6184122B2 (ja) 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法
KR20040063367A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
WO2004075607A1 (ja) 有機el素子及びその製造方法
JP2005514671A (ja) 薄膜トランジスタ基板及びその製造方法
US9024318B2 (en) Thin film transistor substrate manufacturing method thereof, display
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스