TW201014339A - Method and analog front-end processing apparatus for pin-sharing - Google Patents

Method and analog front-end processing apparatus for pin-sharing Download PDF

Info

Publication number
TW201014339A
TW201014339A TW097135616A TW97135616A TW201014339A TW 201014339 A TW201014339 A TW 201014339A TW 097135616 A TW097135616 A TW 097135616A TW 97135616 A TW97135616 A TW 97135616A TW 201014339 A TW201014339 A TW 201014339A
Authority
TW
Taiwan
Prior art keywords
positive
negative
terminal
reference voltage
voltage
Prior art date
Application number
TW097135616A
Other languages
English (en)
Other versions
TWI362881B (en
Inventor
Jui-Yuan Tsai
Cheng-Jui Chen
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097135616A priority Critical patent/TWI362881B/zh
Priority to US12/561,266 priority patent/US7916062B2/en
Publication of TW201014339A publication Critical patent/TW201014339A/zh
Application granted granted Critical
Publication of TWI362881B publication Critical patent/TWI362881B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)

Description

201014339 九、發明說明: 【發明所屬之技術領域】 本發明有關一種共用腳位之類比前端處理裝置及其腳位共用 方法,尤指一種固定所有的負端訊號之直流電位於一參考電壓並 改良内部之取樣及保持電路的類比前端處理裝置及方法。 【先前技術】 顯示系統晶片如電視、液晶顯示榮幕等通常包含一類比前端電 路,用來將類比訊號(例如R、G、B)轉換成數位訊號以供螢幕 顯不之用。在應用上’訊说通常疋單端的(single-ended),而為了 雜訊的考量,顯示系統晶片的訊號處理會採用差動訊號 (differentialsignal)’故必須在晶片内部將所接收到的單端訊號轉 換成差動訊號。由於每一個訊號的直流電位不盡相同,因此通常 會使用交流耦合的技巧讓訊號的交流成分進入晶片内部,而於耦 合電容之後再重建各訊號之直流電位。 常見的直流f位重建方式以影像訊_直流電位重建方式為 例,是先SI定差動職之正端訊號(例如R+、G+、B+)的直 流電位至所對應的目標正端賴,再各自微調差動訊號之負端訊 號(例如R-、G-、B —)的直流電位至所對應的目標負端電麼, 如此來決定差__絲電位。由騎—路的正端訊號的訊號 範圍不同’所以每-路參考的目標負端也會不—樣,因此, 負端訊號的腳位無法朗,有幾路正端訊號就需要幾路的負端聊 7 201014339 位’於成本的考量上並不經濟。 【發明内容】 本發明的目的之-在於提供一種腳位共用之類比前端處理裝 置及其腳位共用方法,以解決先前技術中之問題。 本發明之實施例揭露了一種腳位共用之類比前端處理裝置用 來接收複數對差動訊號中的所有正端訊號以及其中一負端訊號。 ❹ 類比前端處理裝置包含有:複數個正端接腳—負端接腳、複數 個正端箝位電路、一負端箝位電路、複數個取樣及保持電路以及 複數個調整電路。複數個正端接腳係分別用來接收複數對差動訊 號之複數個正端訊號。負端接腳係用來接收該複數對差動訊號其 中特疋對差動訊號之該負端訊號。複數個正端箝位電路係分別 耦接於複數個正端接腳,分別用來固定複數個正端訊號的直流電 位於所對應之一目標正端電壓。負端箝位電路係耦接於負端接 © 腳,用來固定該負端訊號的直流電位於第一參考電壓。每一取樣 及保持電路包含一正輸入端以及一負輸入端,每一取樣及保持電 路於一取樣週期内,正輸入端與輸入負端的壓差為所對應之目標 正端電壓與第一參考電壓之電壓差,以及於一保持週期内,正輸 入端與負輸入端的壓差為所對應之目標負端電壓以及第二參考電 壓之電壓差。複數個調整電路分別耦接於複數個取樣及保持電 - 路’分別用來調整複數個取樣及保持電路至所對應之目標負端電 壓。其中’第一參考電壓與該第二參考電壓實質上係相異或相等。 8 201014339 本發明之實施例揭露了-種共賴比前端處理裝置的腳位之 方法《^方法包含有·接收複數對差動訊號巾的複數個正端訊號; 接收該複數懸動《其巾-特㈣差動贱之—貞端訊號;分 別固定每-正端訊號的直流電位於所對應之目標正端電麼;固定 該負端訊制錢f錄第-參考電麗;提供複數娜樣及保持 電路’每-取樣及保持電路包含—正輸人端以及—負輸入端;於 取樣週_,將每-取樣及簡電路之正輸人雜接⑽對應之 目標正端電壓,並將每-取樣及保持電路之請人端減於第一 參考電壓;於-保持週_,將每—取樣及㈣電路之正輸入端 耦接於所對應之目標負端電壓’並將每—取樣及簡電路之該負 輸入端雛於-第二參考電壓;以及調整該複數個取樣及保持電 路至所對應之目標負端電壓。 【實施方式】 請參考第1圖,第1圖為本發明應用於一顯示系統之類比前端 ❹ 處理裝置11〇的實施例示意圖。其中之直流電位重建裝置可應用 於各種差動訊號,而應用於顯示系統的差動影像訊號僅為其中之 一的實施例。類比前端處理裝置110係設置於一顯示系統晶片1〇〇 中,顯示系統晶片100接收複數對差動影像訊號R、G、B,並利 用父流辆合電谷C讓訊號的交流成分由一印刷電路板丨〇5進入顯 示系統晶片100内部,且每一對差動影像訊號各包含一正端訊號 - (亦即R+、G+、B+)以及一負端訊號(亦即R—、G—、B—)。 類比前端處理裝置110設置有複數個正端接腳122、124、126,分 201014339 別用來接收該複數對差動影像訊號之複數個正端訊號R+、G+、 B+,以及一負端接腳128,用來接收該複數對差動影像訊號其中 一特定對差動影像訊號之一負端訊號(例如R_)。 類比前端處理裝置110包含有(但不侷限於)複數個正端箝位 電路132〜136、一負端箝位電路14〇、複數個輸入緩衝器15〇、複 數個類比數位轉換器162〜166、複數個取樣及保持電路21〇〜 230、複數個調整電路182〜186、一參考電壓電路190,苴中參考 電壓電路190係轉接於負端箝位電路14〇以及複數個取樣及保持 電路210〜23〇 ’用來提供一第一參考電壓v_給負端箝位電路 140以及提供一第二參考電壓v^F2給複數個取樣及保持電路 〜230。複數個正端箝位電路132〜136係分別耦接於複數個正端 接腳122〜126,分別用來固定每一正端訊號r+、〇+、b+的直 流電位於所對應之一目標正端電壓。舉例而言,將正端訊號R+ 固疋於第一目標正端電壓VTG1+ ’將正端訊號g+固定於第二目標 ❹ 電壓’且將正端訊號B +固定於第三目標正端電壓I +。負端箝位電路140係耦接於負端接腳128,用來固定該對特定 對差動影像訊號之負端訊號r_的直流電位於第一參考電壓 VreF1。每一對差動影像訊號之正端訊號r+、、B +會輸入至 所對應之輸入緩衝器150的正輸入端152,而該對特定差動影像訊 號之負端訊號R—則會輸入每一輸入緩衝器15〇的負輸入端154。 概個取樣及保持電路210〜230係分別設置於所對應之數位 201014339 及類比轉換器162〜166之中,每一取樣及保持電路21〇〜23〇各 包含一正輸入端212〜232以及一負輸入端214〜234,每一取樣及 保持電路210〜230於一取樣週期(sample period)内,其正輸入 端與負輸入端的壓差為所對應之目標正端電壓(亦即〜 + )與第-參考電壓VreF1之電壓差,且於一保持週期(Md peri〇d ) 内’其正輸入端與負輸入端的壓差為所對應之目標負端電壓(亦 即VTG1-〜VTG3—)以及一第二參考電壓VreF2之電壓差。舉例而 $ 5,以取樣及保持電路210為例,於取樣週期内,正輸入端212 係接收到固定於第一目標正端電壓vTG1 +的正端訊號R+,且負輸 入端214係接收到固定於第一參考電壓Vrefi的負端訊號R—兩 者的壓差為(VTG1+ —VreF1);於保持週期内,正輸入端212接收 到固定於第一目標負端電壓vTG1_的訊號,且負輸入端214接收到 固定於第二參考電壓Vref2的訊號,兩者的壓差為(vTC卜一 Vref2)。複數個調整電路182〜186則係分別耦接於複數個取樣及 保持電路210〜230,分別用來調整複數個取樣及保持電路21〇〜 ❹ 230至所對應之目標負端電壓VTCH—VTG3—。最後再透過各自的類 比數位轉換器162〜166來將複數對差動影像訊號r、〇、b轉換 成數位格式。 ' 請注意,上述之第一參考電壓Vrefi係可等於第二參考電壓 VreF2 ’則於取樣週期内,取樣及保持電路210所取樣之訊號為所 • 對應之目標正端電壓以及第一參考電壓之電壓差(Vtgi + —
VreF1),且於保持週期内,其輸出之訊號為所對應之目標正端電壓 201014339 與目標負端電壓之電壓差(Vtgi +—Vtgi-)’其可由下列式子得知: V〇p_V〇n= (VtG1 + —VrefI) _ (Vtgi-— Vrefi) =(Vtgi+—Vtgi-) (1) 當然,以上所述之實施例僅用來作為本發明的範例說明,並非 本發明的限制條件。於其他的實施例中,可採用不同的第一參考 電壓乂肪朽與第二參考電壓VreF2來實踐本發明所揭露之類比前端 ’處理裝置,此亦屬於本發明所涵蓋之範圍。則於保持週期内,取 樣及保持電路210〜230輸出之訊號僅差距一個電壓偏移值(Vref2 —Vrefi),可透過簡單的直流電位平移來消除之。 由第1圖可知’類比前端處理裝置110的三路差動影像訊號可 共用同一個負端接腳128。於上述之實施例中,係以差動影像訊號 R、G、B為例’然熟知此項技藝者應可了解’此並非本發明之限 ❿ 制條件’本發明亦可應用於其他格式之影像訊號,例如γ、pb、 Pr。此外,差動影像訊號之個數並不限定。舉例而言,總共有N 對差動影像訊號,則本發明所揭露之直流電位重建裝置僅需要設 置(N+1)個接腳(包含N個正端接腳以及1個負端接腳)。 睛注意’以上所述之實施例僅用來作為本發明的範例說明,並 •非^發明的_條件。於其他的實施例中,也可以採用差動影像 磁G或者B來做柄對特定差動影像訊號 。熟知此項技藝者應 12 201014339 可了解,在不違背本發明之精神下,該轉定差動影像訊號之各 | 種變化皆是可行的。此外,顯示系統晶片100係可為一電視或一 液晶顯不榮幕(LCD monitor),但本發明並不侷限於此,亦可為 其它種類之顯示系統晶片。 凊參考第2圖與第3圖,第2圖(包含有圖2A與圖2B)為傳 統取樣及麟電路娜樣職以及麟獅之*_,而第3圖 (包含有圖3A與圖3B)則為本發明取樣及保持電路於取樣週期 W及保持週期之示意圖。如圖2A所示’於取樣週期内,傳統取樣 及保持電路之正輸入端與負輸入端的壓差(Vip一ViJ為所對應之 目標正端電壓與所對應之目標負端電壓之電壓差(例如 -);如圖2B所示,於保持週期内,正輸入端與負輸入端的壓差( —vin)為〇。換言之,於取樣週期内,所取樣的訊號為(Vtg+1p vTG—),且於保持週期内,其輸出之訊號(v〇p_v〇n)為所對應之 目標正端電壓與目標負端電壓之電壓差(Vtgi+—Vi),其可由 Θ 下列式子得知:
=(Vtgi+—VREF1 (Vtgi + ~Vtgi-)
(2) 如圖3A所示,於取樣週期内,本發明取樣及保持電路之正輸 入端與負輸入端的壓差(Vip—Via)為所對應之目標正端電壓與第 —參考電壓之電壓差(例如vTG1+—Vrefi);如圖3B所示,於保 13 201014339 :週期内,JL·輸入端與負輪入瑞的壓差 VREF2),當第一參考電 Φ V„J 為(Vtgi—— 壓差為f 咖丨等於第二參考 V咖2時,兩者 為(v 咖)°換言之’於取樣週期内,所取樣的訊號 ^ TG+ REF1),且於保持週期内,其輸出之訊號% — 為所對應之目標正端電壓與目標。P 〇n -)(可由上述之式子⑴鐘,、 差(VTC1+—vTG1 電路所得),與第2W_統取樣與保持 凊參考第4圖,第4圖為本發明共用類比前端處理裝置的腳位 之方法之-操作範例的流程圖,其包含(但不侷限於)以下的步 驟(請注I絲可絲„上相_絲,财些轉並不一定 要遵照第4圖所示的執行次序來執行)·· 步驟402 ·開始。 步驟404 :接收複數對差娜像訊號中的複數個正端訊號。 ❹ 步驟:分別固定每-正端訊號的直流電位於所對獻目標 電壓。 步驟柳接⑽複贿差娜像滅其巾—特定縣動影像訊號 之一負端訊號。 』 步驟410 :固定該負端訊號的直流電位於第一參考電壓。 步驟412 :提供複數個取樣及保持,每—取樣及保持電路包含 一正輸入端以及一負輸入端。 « 步驟414 :於取樣週期内,將每一取樣及保持電路之正輸入端耦接 201014339 於所對應之目標正端電壓,並將每一取樣及保持電路之 負輸入端耦接於第一參考電壓。 步驟416 .於保持週期内,將每一取樣及保持電路之正輸入端输 於所對應之目標負端電壓,並將每一取樣及保持電路之 負輸入端耦接於第二參考電壓。 步驟420 ·提供第一參考電壓。 步驟430冑整複數個取樣及保持電路至所對應之目標負端電壓。 步驟44〇 .提供第二參考電壓給複數個取樣及保持電路。 接下來,將配合第4圖所示之各步驟以及第丨圖所示之各元件 來說明各元件如何運作。首先,複數個正端接腳122、124、126 分別接收複數對差動影像訊號中的每一正端訊號、G+、B + (步驟404) ’而負端接腳128則接收該特定對差動影像訊號之負 端訊號R—(步驟408)。接著,複數個正端箝位電路132〜136分 別固定複數個正端訊號R+、G+、B +的直流電位於所對應之目 才示正如電壓VTG1+、VTG2+、VTG;3+ (步驟406),而負端箝位電路 140則固疋負端訊號R—的直流電位於第一參考電壓v肪η (步驟 410)。於取樣週期内,每一取樣及保持電路21〇〜23〇之正輸入端 212〜232係耦接於所對應之目標正端電壓Vt(ji+、Vto2+、Vtc3+, 且母一取樣及保持電路210〜230之負輸入端214〜234係耦接於 第一參考電壓VreF1 (步驟414)。而於保持週期内,每一取樣及保 持電路210〜230之正輸入端212〜232係輕接於所對應之目標負 端電壓VTG1-、VTG2_、VTg3-,且將每一取樣及保持電路212〜230 15 201014339 m 第二參考電〜(步驟4⑹。 ^外’第—參考電壓v咖以及第二參考輯v_係由參考電磨 電路19G所提供(步驟42〇、44())’而複數個取 〜230是由所對應之調整電路182〜186 '、寺電路210 整至所對應之目 上述流程之步驟僅為本發明所舉可行的實施例,並非限制本發 明的限制條件,且林違穌發明之精神的航下,此方法可另 包含其他的帽步驟或者可將_步驟合併成單—步驟以做適 當之變化。 以上所述的實施例僅用來說明本發明讀術特徵,並非用來偈 限本發明之㈣。由上可知,本發明提供一種腳位共用之類比前 端處理裝置及其腳位共用方法。透過將所有的負端訊號之直流電 位皆IU定於第_參考電壓’並將此第—參考電壓(或者第二參考 Θ 電壓)同時傳給每-路的取樣與保持電路錢良之,可以讓最終 取樣與保持電路所輸出之訊號仍為所對應之正端目標電壓以及負 端目標電壓之電壓差(例如vTG1+—vTG1_)。如此一來,取樣與保 持電路傳給下一級的訊號與原本的功能相同,且每一路差動影像 訊號可以各自微調自己的直流電位。當總共有\對差動訊號時, 本發明所揭露之類比前端處理裝置僅需要設置(N+1)個接腳(包 • 含\個正端接腳以及1個負端接腳),以達到節省接腳以及降低成 本之目的。 16 201014339 【圖式簡單說明】 第1圖為本發明腳位共用之類比前端處理裝置之一實施例的 圖。 第2圖(包含有圖2A與圖叫為傳統取樣及保持電路於取 期以及保持週期之示意圖。 G 第3圖(包含有圖3A與圖3B)為本發明取樣及保持電路於取樣 週期以及保持週期之示意圖。 ’ 第4圖為本發明共賴比前端處理裝置的腳位之方法之—操作範 例的流程圖。 ' 21 【主要元件符號說明】 100 顯不系統晶片 105 印刷電路板 110 類比前端處理裝置 R、G、B 差動影像訊號 R+、G+、B + 正端訊號 R一 負端訊號 C 交流輕合電容 122、124、126 正端接腳 128 負端接腳 17 201014339 132、134、136 正端箝位電路 140 負端箝位電路 150 輸入緩衝器
152、212、222、232 154、214、224、234 162、164、166 182、184、186 210'220 > 230 Vt〇1+ ' VtG2+ ' VtG3+ VtgI-、Vtg2-、VtG3-VrefI VreF2 (Vip-Vin) (vop—von) 402〜440 正輸入端 負輸入端 類比數位轉換器 調整電路 取樣與保持電路 正端目標電壓 負端目標電壓 第一參考電壓 第二參考電壓 輸入端壓差 輸出端壓差 步驟
18

Claims (1)

  1. 201014339 十、申請專利範圍: 1· 一種腳位共用之類比前端處理裝置,用來接收複數對差動訊號 所有的正端訊號以及其中一負端訊號,該類比前端處理裝置包 含有: 複數個正端接腳(pin) ’分顧來接收該複數對差動訊號之複 數個正端訊號;
    一負端接腳’絲接收該複數對差動訊號其中—特定對差動訊 號之該負端訊號; 箝位電路(dampingdfeuit) ’分職接於該複數個正 端接腳’用來固定每一個正端訊號的直流電位於所對應之一 目標正端電壓; 用來固定該負端訊號合 一負端箝位電路,耦接於該負端接腳 直流電位於一第一參考電壓; 複數個取樣及保持電路(sampleand_咖uit),每一取樣石 呆持電路包含一正輸入端以及一負輸入端,每一取樣及保; 電路於取樣週期内,該正輸入端與該負輸入端的電壓差/ ^應之該目標正端電壓與該第—參考電壓之電壓差,以> 庙保持週期内,该正輸入端與該負輸入端的電壓差為所3 複數個 m負端電壓以及一第二參考電壓之電壓差;以及 ^ ,分別耦接於該複數個取樣及保持電路,分另! 電壓雕該魏個取樣及保持電路至所對應之該目標負端 201014339 -2.如申請專利範圍第1項所述之類比前端處理裝置,其中該第一 參考電麗與該第二參考電壓實質上相異。 申明專利氣圍第1項所述之類比前端處理裝置,其中該第一 參考電壓與該第二參考電壓實質上相等。 4.如申請專利範圍第3項所述之類比前端處理裝置,其中每一取 •樣及保持電路於該保持週期内所輸出之訊號為所對應之該目標 正端電m與所對應之該目標請電m之電壓差。 5·如申請專利範圍第1項所述之類比前端處理裝置,其另包含: 一參考電壓電路,耦接於該負端箝位電路以及該複數個取樣及 保持電路’用來提供該第一參考電壓給該負端箝位電路以及 提供該第二參考電壓給該複數個取樣及保持電路。 Q 6.如申請專利範圍第1項所述之類比前端處理裝置,其中該複數 對差動訊號係包含R、G、B訊號。 7. 如申請專利範圍第1項所述之類比前端處理裝置,其中該複數 對差動訊號係包含Y、Pb、ρΓ訊號。 8. 如申請專利範圍第1項所述之類比前端處理裝置,其中該複數 ’ 對差動訊號係為一顯示系統之複數對差動影像訊號。 20 201014339 9. 一種共用類比前端處理裝置腳位之方法,該方法包含有: 接收複數對差動訊號中的複數個正端訊號; 接收該複數對差動訊號其中一特定對差動訊號之一負端訊號; 分別固定每一個正端訊號的直流電位於所對應之一目標正端電 壓; 固定該負端訊號的直流電位於一第一參考電壓; 提供複數個取樣及保持電路,每一取樣及保持電路包含一正輸 入端以及一負輸入端;
    於-取樣週_ ’縣-取樣縣持電路之該正輸人端麵接於 所對應之該目標正端電廢,並將每一取樣及保持電路之該負 輸入端耦接於該第一參考電壓; 、 於一保持週_,將每-取樣及保持電路之該正輸人端輕接於 所對應之-目標負端電壓,並將每一取樣及保持電路之 輸入端耦接於一第二參考電壓;以及 μ、 調整該複數個取樣及鋪電路至所對應之該目標負端電壓。 ’其中該第—參考電愿與該 10·如申請專利範_ 9項所述之方法 第二參考電壓實質上相異。 11第如申 财9項所述之方法,其中該第—參考電 第一參考電壓實質上相等。 电复興該 12.如申請專利範圍第11項所述之方法,其另包含: 21 201014339 於該取樣週期内產生一取樣訊號,其中該取 樣訊號為所坶應 該目標正端龍與所對應之該目標㈣ 之 差 13.如申請專利範圍第9項所述之方法,其另包含. 提供該第一參考電壓;以及 提供該第二參考電壓給該複數個取樣及保持電路。
    14.如申請專利範圍第9項所述之方法, 包含R、G、B訊號。 其中該複數對差動訊號係 其中該複數對差動訊號係 15.如申請專利範圍第9項所述之方法 包含Y、Pb、pr訊號。 Μ.如㈣瓣蝴,其巾職娜動訊號係 為一顯不系統之複數對差動影像訊號。 〇 十一、圓式: 22
TW097135616A 2008-09-17 2008-09-17 Method and analog front-end processing apparatus for pin-sharing TWI362881B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097135616A TWI362881B (en) 2008-09-17 2008-09-17 Method and analog front-end processing apparatus for pin-sharing
US12/561,266 US7916062B2 (en) 2008-09-17 2009-09-17 Pin-sharing analog front-end processing apparatus and method for pin-sharing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097135616A TWI362881B (en) 2008-09-17 2008-09-17 Method and analog front-end processing apparatus for pin-sharing

Publications (2)

Publication Number Publication Date
TW201014339A true TW201014339A (en) 2010-04-01
TWI362881B TWI362881B (en) 2012-04-21

Family

ID=42006675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097135616A TWI362881B (en) 2008-09-17 2008-09-17 Method and analog front-end processing apparatus for pin-sharing

Country Status (2)

Country Link
US (1) US7916062B2 (zh)
TW (1) TWI362881B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248363A (zh) * 2012-02-03 2013-08-14 联咏科技股份有限公司 模拟到数字转换电路以及模拟到数字转换方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397262B (zh) * 2008-09-18 2013-05-21 Realtek Semiconductor Corp 直流電位重建方法及裝置
TWI467923B (zh) * 2012-01-16 2015-01-01 Novatek Microelectronics Corp 類比到數位轉換電路以及類比到數位轉換方法
CN113328746B (zh) * 2020-02-28 2024-05-14 瑞昱半导体股份有限公司 取样保持放大电路
US12130329B2 (en) * 2023-02-28 2024-10-29 Texas Instruments Incorporated Methods and apparatus to implement a boundary scan for shared analog and digital pins

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2722351B2 (ja) * 1989-11-29 1998-03-04 キヤノン株式会社 撮像信号処理装置
TW595233B (en) * 2003-04-17 2004-06-21 Realtek Semiconductor Corp Image processing device for digital display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248363A (zh) * 2012-02-03 2013-08-14 联咏科技股份有限公司 模拟到数字转换电路以及模拟到数字转换方法
CN103248363B (zh) * 2012-02-03 2016-06-08 联咏科技股份有限公司 模拟到数字转换电路以及模拟到数字转换方法

Also Published As

Publication number Publication date
US20100066428A1 (en) 2010-03-18
TWI362881B (en) 2012-04-21
US7916062B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
JP4299588B2 (ja) 半導体集積回路装置
CN101540855B (zh) 视频装置和视频显示装置的操作方法
US8081100B2 (en) Read signal processor, image reading apparatus, and image forming apparatus
TW201014339A (en) Method and analog front-end processing apparatus for pin-sharing
Pelgrom et al. A 25-Ms/s 8-bit CMOS A/D converter for embedded application
TW200410495A (en) Low voltage differential signal transmission device
TW201011716A (en) Amplifier having dithering switch and display driving circuit having the amplifier
US7899948B2 (en) Integrated interface apparatus and method of operating an integrated interface apparatus
US7525469B2 (en) Pseudo-differential analog front end circuit and image processing device
TW318899B (zh)
KR102667186B1 (ko) 이미지 테스트 시스템, 테스트 어셈블리 및 이미지 캡쳐 카드
TW200839721A (en) Display and source driver thereof
US6462589B2 (en) Bus capture circuit for single-ended and differential signals
CN101739995B (zh) 脚位共用的模拟前端处理装置及其脚位共用方法
TWI397262B (zh) 直流電位重建方法及裝置
TW200930108A (en) Switch device for switching different type signals
TW200810545A (en) An analog front end device
TW595233B (en) Image processing device for digital display
CN101739996A (zh) 直流电位重建方法及装置
TWI517605B (zh) 內建自我測試功能之信號處理系統、其測試方法以及測試訊號產生器
TWI222325B (en) Interface circuitry for display chip
US7822162B2 (en) Current mode differential signal transmitting circuit sharing a clock outputting unit
CN101452678A (zh) 虚拟差动模拟前端电路以及图像处理装置
CN111953323B (zh) 用于采集信号的电路
JPH02146194A (ja) サンプルホールド回路