TW200925897A - Fast computation of products by dyadic fractions with sign-symmetric rounding errors - Google Patents

Description

200925897 九、發明說明： 【發明所屬之技術領域】 本文中之標的物大體上係關於處理，且更特定言之，係 關於用於硬體及軟體處理中之近似技術。 【先前技術】 算術移位可用於執行帶符號整數與2的冪之乘法或除 法。對帶符號或無符號之二進數向左移位η個位元具有使 其與2η相乘之效應。對2補數帶符號之二進數向右移位11個 位元具有用2η除其之效應，但其通常捨去（亦即，向負無窮 大）。由於右移非線性運算’故算術右移可增加進位誤差 且產生可不等於右移之後的乘法結果的結果。 在一些實施中’符號對稱演算法可用於IDct變換架構 或其他數位濾波器中。 算術移位之使用的一實例在一些信號處理演算法之定點 實施中，諸如，FFT、DCT、MLT、MDCT等。此等信號處 理决算法通常使用並矢有理分數來近似於此等演算法之數 學疋義中的無理（代數或超越）因數。此方式允許使用整數 加法及移位而非更複雜運算來執行此等無理分數之乘法。 【發明内容】 整數值及無理值之乘積可由符號對稱演算法確定。過程 可確定最小化諸如平均不對稱、平均誤差、誤差方差及誤 差里值之度量的可能演算法。給定整數變數X及近似於無 理分數之有理並矢常數，可產生符號對稱之一系列中間 值。給定加法、減法及右移運算之序列，符號對稱演算法 134195.doc 200925897

可對整數值及無理值之乘積求逬彳 „^ A 價水迎似值。可移除諸如0之加 法或減法或0個位元之移位的其他運算以簡化處理。 提供此發明内容以便以簡化形式引人以下在實施方式中 進-步描述之概念的選擇。此發明内容並非意欲識別所主 張標的物之關鍵特徵或基本特徵’其亦並非意欲用於限制 所主張標的物之範疇。 【實施方式】 離散餘弦變換（DCT)及反離散餘弦變換（IDCT)執行關於 無理常數之乘法運算（亦即，餘弦）。在DCT/IDCk實施的 設計中，&等無理常數之計算乘積料似可使^點算術 執行。用㈣浮點值轉料定點值之—技術基於藉由並矢 分數求無理因數(Xi近似值： ai~aj/2k 其中a!與k兩者都為整數。χ與因數％之乘法提供用於整數 算術中之近似的實施，如下： xai~(x*ai)»k ⑺ 其中 >>指示逐位元右移運算。 精確位元之數目k可影響並矢有理近似之複雜性。在軟 體實施中，精確參數k可由暫存器之寬度（例如，16或32)約 束且不滿足此設計約束之後果可導致延長變換之執行時 間。在硬體設計中，精確參數k影響實施加法器及乘法器 所需的閘數目。因此，定點設計中之目標為最小化位元k 之總數目’同時維持近似之充分準確性。 134195.doc 200925897 在無對值〜任何特定約束的情況下且假定對於任何給定 k，分母aii相應值可經選擇使得： 十 min 卜 Η

zgZ 且⑴中之近似的絕對誤差應與2k成反比： -at !2k <，2~k~x 即，每-額外精確位元(亦即，增加k)應將誤差減小一半。

在一些實施中，若待求近似值之值α〗.....〜可由一些 額外參數ξ縮放，則可改自祖產，变 只J J汉艮钣差率 .....〜為11個無 a, 理數之集合（Π22)，則存在無限多個η+2元組4、… k $，其中 ai、…、aneZ，keN 且geQ，使得： max^a,/2k\,...,^an-a„/2k\) <-^—ξ-ι/η2~Ιι{Μ/η) 'n + 1 換言之’若可改變演算法使得所有其無理因數αι..... cxn可由一些參數ξ預先縮放，則應存在具有如2_k(i + i/n) 一 樣快速減小之絕對誤差的近似。舉例而言，當n=2時，在 使用位兀中可存在大致50〇/〇或更高的有效性。然而，對於 因數、…、〜之大集合，此增益可較小。 以上關係（1、2)中所示之並矢近似將計算與無理常數之 乘積的問題減化為與整數之乘法。藉由使用5位元並矢近 似23/32，整數與無理因數去之乘法說明求無理常數之近 似值的過程。藉由查看23 = 1 0111之二進位位元型樣且用加 法運算代入每一 "1 "，整數乘以23之乘積可如下確定： χ*23=(χ<<4)+(χ«2)+(χ«1)+χ 134195.doc 200925897 此近似要求3個加法及3個移位運算。藉由進一步注意最 後3數位形成一系列"1 "，可使用以下： χ*23=(χ<<4)+(χ<<3)·χ， 其將複雜性減小為僅2個移位運算及2個加法運算。 與隔離數位"1"相關聯的運算"+ "或與執行"丨…丨"之開始 及結束相關聯的"+ "及之序列通常被稱為"正規符號數位" (CSD)分解。CSD在無乘法器電路之設計中為熟知實施。 然而，CSD分解不總是利用最小數目之運算產生結果。舉 例而言，考慮相同因數1/Ά*181/256 = 10110101之8位元近似及 其CSD分解： X* 1 81=(χ<<7) + (χ<<5)+(χ<<4)+(χ<<2)+χ 其使用4個加法運算及4個移位運算。藉由重新配置計算且 再用中間結果，可建構更有效的演算法： x2=x+(x<<2); // 101 ❹ x3=x2+(x<<4); // 10100 x4=x3+(x2<<5); // 10110101 =x*181 根據實施，與並矢分數之乘積的計算可藉由允許將右移 用作初等運算導出。舉例而言，考慮因數万《23/32 = 10111 且根據其CSD分解使用右移及加法運算，獲得以下： χ*23/32~(χ»1)+(χ»2)-(χ»5) (3) 或藉由進一步注意1/2+1/4=1-1/4 : x*23/32〜χ-(χ»2)-(χ>>5)。 （4) 134195.doc 200925897 計算與相同因數之乘積的又一方式為： χ*23/32〜χ-((χ+(χ>>4))>>2) + (( χ)>>6)。 ⑺ 圖1說明由演算法（3、4及5)對整數及無理分數23/32之乘 法所產生之值的曲線。每―演算法（3、4及5)計算對乘以無 理分數23/32之乘積求近似的值；然而，&等近似中之每 -者中的誤差不同。舉例而言，演算法(4)產生所有正誤 差’具有55/32之最大量值。演算法（3)具有更平衡誤差， 具有在±65/64内振蘯之量值。最終，演算法⑺極佳地產生 具有在±7/8中振盈之符號對稱誤差。因此，符號對稱演算 法將產生最小化誤差之平衡結果。 廣算法\，上）〜^xai/2b之符號對稱性質意謂對於任何 (xeZ)： Ά丨)=-么，4(j〇 且其亦暗示對於任何N，且假定Ά)=〇 : ❹ Σ ^aitb(x)~x-r =0 jr«-ATL b · 即，在任何對稱間隔之零平均誤差。 此性質可用於信號處理演算法之設計中，由於其最小化 由定點近則人之進㈣差將累積的機率。下文所述的為 :於叶算與並矢分數之乘積之基於右移符號對稱演算法的 基礎’以及其複雜性之上限。 給定並矢分數a〗/2b、…、/妙夕隹人 m/2之集5，可界定演算法：

Aai、…、am b(x)〜（xa〗/2b、…、χ%/〗!)） I34195.doc 200925897 作為以下步驟序列： X】、X2、…、Xt , 其中x!:=x且其中隨後值xk(k=2、…、t)藉由使用以下初等 運算中之一者產生： xt »sk\ l<i<k,sk >1; -xt\ l<i<k;

Xu, := , , ° A +5·; \<ij<k\ \ —Xj·， \<Uj <k,i^ j

演算法在存在下標h.....jmst時終止，使得： 、...、Xjm〜x*am/2b 因此，一些實施檢查最小化以下度量中之一或多者的演 算法： 平均不對稱： =γΣΚ»(χ)+ΑαιΛ-4 平均誤差： ^Αα,Μ Σ Αα,ΛΧ)~χ-^ 誤差方差： ^aj.b 2 厶+1 2b Αα,ΑΧ)-^ ^〇i，b 誤差量值： δΖ=χ^Α^-μ\^ 當計算與多個常數I,…，·^之乘積時，以上度量（計算用 134195.doc -10- 200925897 於常數吾，…，寺中之每一者}之最壞狀況值可用於評估演算 法之效率。 圖2展示用於計算乘積之過程i 〇〇中的階段。在1〇2，整 數值經接收，且在104，表示待乘以整數之無理值的有理 並矢常數經確定。在106,可確定中間值。 • 定整數變數;c及有理並矢常數fL尨之隹人二 2A2*之杲合’可如下確定 ' 一系列中間值： 其中：= 〇, 〇 ’且對於所有女2 2值〜經如下獲得：=±Ά »〜）（(，"<〇)， 其中±符號暗示需要以兩項執行之加法運算或減法運算， 且》指示變數巧右移〜位元。 在108，確定對應於乘積之此系 不Ν Τ的點。即，此步驟 之結果為下標/丨，…，/w y，使得： 在no，相對於某些精確度量分 «X红》監_ I Μ _ . 刀析所得到之輸出值 21 w/, 2。舉例而言’可分析此等值以確定其是 否最小化平均值、不對稱、方差、量值中之一者。 在一些實施中，過程100可移& 完整運算之總計算（或實施）成本最小。了㈣擇使仔此 因此，給定度量之集合，可存在具有可由加法之㈣ ，〜丨 134195.doc •11 - 200925897 目、、移位之總數目等特徵化之複雜性的演算法。同樣地， 在達到最小數目之加法及移位等的演算法之中存在具有最 小數目之加法、最小數目之移位、最小數目之加法及移位 及最小數目之加法的演算法。 圖3說明例示性定點8x8 IDCT架構12〇。架構可實施乂之 #號對稱值的演算法。在許多實施中’此等演算法對於因 數之給定集合可為最不複雜的。如上所提到，idct之設 ❹ 計可為對稱的或產生良好平衡之進位誤差。在一些實施 中，可分析諸如由演算法所產生誤差之平均值、方差及量 值（最大值）之度量的估計，在評定演算法之複雜性中，可 考慮運算之數目，以及最長執行路徑及計算所需的中間暫 存器之最大數目。 在一些實施中，用於設計所提議定點IDCT架構丨2〇中之 架構可經特徵化具有可分及縮放特徵。縮放級122可包括 單一 8x8矩陣，其藉由因數分解用於列變換之1〇縮放因數 ❹ 及用於行變換之1D縮放因數而經預先計算。縮放級122亦 可用於將P個精確位元預先分配至輸入DCt係數中之每一 者，藉此提供貫穿剩餘變換使用之定點”尾數"。 . 在一實施中，經縮放1D變換設計之基礎可為c . Loeffler、A. Ligtenberg及 G.S. Moschytz利用 3個平面旋轉 及2個獨立因數γ=>/2之熟知因數分解的變體。為了提供用 於LLM因數分解内之常數α、β、§、ε、η及θ的有效有理近 似’兩個浮動因數ξ及ζ可經使用且應用於此等常數之兩子 群，如下： 134I95.doc 200925897 ξ：α'=ξα, β'=ξβ ； ζ:δ'=ζδ, ε=ζε, η’=ζη，θ'=ζθ ; 此等乘法可藉由使每一輸入DCT係數與ξ及ζ之各別倒數 相乘而縮放級122中由ξ及ζ倒置。即，縮放因數之向量在 1D變換級聯（例如，級12 6及12 8)中之第一者之前可經計算 以用於縮放級122申。 σ=(1, 1/ζ, 1/ξ, γ/ζ, 1, γ/ς? 1/ξ> 1/ζ)τ

此等因數隨後可合併至縮放矩陣中，其如下經預先計 算： yi

C

D

A \

B

B C D A D C β、 E F G B G F E F Η I C I H F G I J D J I G B C D A D C B G I J D J I G F Η I C I H F E F G B G F 其中A-J指示此乘積中之唯一值： « 25 2s A = 2S,B = ~,C = — ζ ξ 且s指示經分配用於縮放之定點精確位元的數目。 此參數S可經選擇使得其大於或等於每一輸入係數之尾 數之位元的數目P。此允許係數Fvu之縮放如下實施： 砣=(〜*0»&-户） 其中Svudvu指示縮放因數之矩陣中之值的整數近似。 在1D變換之系列（級126及128)中之最後變換級結束，p 134195.doc -13- 200925897 個定點尾數位元（加上在執行1D級中之每一者期間所累積 之3個額外位元）簡單地藉由右移運算13〇自變換輸出移 位，如下： fyx=/yX»(P + 3) • 為了確保所計算值之適當進位，2P+2之偏置可使用dc • 偏置級124在移位之前添加至值f_yx。此進位偏置藉由在執 行第一 1D變換之前擾動DC係數來實施： 〇 F"00=F’〇〇+2p+2 在一些實施中，如上所論述之平衡（亦即，符號對稱）演 真法可用於ISO/IEC 23002-2 IDCT標準中。此標準界定用 於計算與以下常數之乘積的過程： y~y”13/128， z〜y*719/4096 且如下完成： x2=(x»3)-(x»7)； 爾 x3=x2-(x»ll)； y=x2+(x3»l)； . z=x-x2 ； 圖4展示編碼系統400之方塊圖，其可包括具有符號對稱 進位誤差之實施並矢分數的變換，如上所述。捕獲設備/ 記憶體41 0可接收源信號，執行至數位格式之轉換且提供 輸入/原始資料。捕獲設備410可為視訊攝影機、數位化器 或一些其他設備。處理器420處理原始資料且產生壓縮資 134195.doc •14- 200925897 料。在處理器420内，原始資料可由DCT單元422變換，由 Z形掃描單元424掃描，由量化器426量化，由熵編碼器428 編碼且由封包化器430封包化。DCT單元422可根據本文中 所述之技術對原始資料執行2D DCT且可支援全介面與縮 放介面兩者。單元422至430中之每一者可實施硬體、韌體 及/或軟體。舉例而言，DCT單元422可以專用硬體、用於 算術邏輯單元（ALU)之指令之集合等實施。 儲存單元440可儲存來自處理器420之壓縮資料。傳輸器 442可傳輸壓縮資料。控制器/處理器450控制編碼系統400 中之各單元的操作。記憶體452儲存用於編碼系統400之資 料及程式碼。一或多個匯流排460使編碼系統400中之各單 元互連。 圖5展示解碼系統500之方塊圖，其可包括具有符號對稱 進位誤差之實施並矢分數的變換，如上所述。接收器5 10 可自編碼系統接收壓縮資料，且儲存單元512可儲存所接 收之壓縮資料。處理器520處理壓縮資料且產生輸出資 料。在處理器520内，壓縮資料可由解封包化器522解封包 化，由熵解碼器524解碼，由反量化器526反量化，由反Z 形掃描單元528以適當次序置放且由IDCT單元530變換。 IDCT單元530可根據本文中所述之技術對全變換係數或縮 放變換係數執行2D IDCT且可支援全介面與縮放介面兩 者。單元522至53 0中之每一者可以硬體、韌體及/或軟體 實施。舉例而言，IDCT單元530可以專用硬體、用於ALU 之指令之集合等實施。 134195.doc -15- 200925897 顯示單元540顯示來自處理器52〇之重建影像及視訊。控 制器/處理器550控制解瑪系統5〇〇中之各單元的操作。記 憶體552儲存用於解碼系統5⑻之f料及程式碼。—或多個 匯流排5 6 0使解碼系統5 〇 〇中之各單元互連。 處理器42G及52G中之每—者可以—或多個特殊應用積體 電路（ASIC)、數位信號處理器（DSp)及/或一些其他類型之 處理器實施。或者，處理器420及520中之每一者可以—或 ❹ 乡個隨機存取e憶體（RAM)、唯讀記憶體（R〇M)、電可程 式化R〇M (EPR〇M)、電可抹除可程式化ROM (EEPR〇m)、 磁碟、光碟及/或技術中已知的其他類型之揮發性及非揮 發性記憶體替代。 /本文中所述之實施例可由硬體、軟體、韌體、中間體、 微碼或其任何組合實施。當系統及/或方法以軟體、韌 體、中間體或微碼、程式碼或碼段實施時，其可儲存於諸 ^存組件之機器可讀媒體中。碼段可表示程序、函數、 ❾=、程式、常式、次常式、模組、套裝軟體、類別， 料:構或程式語句的任何組合。可藉由傳遞及/ . 接至另：胃料、引數、參數或記憶體内容將-碼段耦 *傳遞一：段或一硬體電路。可使用包括記憶體共用、訊 轉發或傳輸資訊、引數、參數、資料等適田方式來傳遞、 模組（例t體實施而言’可藉由執行本文中所描述之功能的 軟體窓4 ’程序、函數等)來實施本文中所描述之技術。 軟體程式碼可儲存於記憶體單元中且由處理器來執行記 134195.doc -16 - 200925897 憶體單元可在處理器内或在處理器外實施，在後種狀況下 記憶體單s可經由在此項技術中已知之各種構件通信地搞 接至處理器。 結合本文中所揭示之實施例描述之方法或演算法之階段 可直接體現於硬體中、體現於由處理器執行之軟體模組中 或體現於兩者之組合中。軟體模組可駐留於隨機存取記憶 體（RAM")、快閃記憶體、唯讀記憶體（"R〇M") '可抹除 可程式化唯讀記憶體（”EPR〇M”）、電可抹除可程式化唯讀 記憶體（"EEPROM”）、暫存器、硬碟、抽取式磁碟、cd_ ROM或技術中已知之任何其他形式的儲存媒體中。實例儲 存媒體耦接至處理器，使得處理器可讀取來自儲存媒體之 資訊且將資訊寫入至儲存媒體。在替代實施例中，儲存媒 體可與處理器成一體式。處理器及儲存媒鱧可駐留於特殊 應用使用者電路（"ASIC")中。八81(：可駐留於使用者終端機 中。在替代實施例中，處理器及儲存媒體可作為離散組件 駐留於使用者終端機中。 應注意本文中所述之方法可在由一般熟習此項技術者已 知的多種硬體、處理器及系統上實施。舉例而言，用於實 施中之機器可具有用以顯示内容及資訊之顯示器、用以控 制用戶端之操作的處理器及用於儲存與機器操作有關的資 料及程式之記憶體。在一些實施中，機器為蜂巢式電話。 在一些實施中’機器為手持式電腦或具有通信能力之手 機。在另一實施中’機器為具有通信能力之個人電腦。 可藉由通用處理器、DSP、ASIC、場可程式化閘陣列 I34195.doc -17- 200925897 (FPGA)或其它可程式化邏輯設備、離散閘或電晶體邏輯、 離散硬體組件或經設計以執行本文中所述功能之其任何組 合來實施或執行結合本文中所揭示之實例描述之各種說明 性邏輯、邏輯區塊、模組及電路。通用處理器可為微處理 器，但在替代例中，處理器可為任何習知處理器、控制 器、微控制器或狀態機。處理器亦可實施為計算設備之組 合，例如，一膽與_微處理器之組合、複數個微處理 器、-或多個微處理器以及一 DSP核心、，或任何其他此類 組態。

❹ 儘管已用特定地針對結構特徵及/或方法行為的語言來 描述標的物，但應理解在隨附中請專利範圍中所界定二標 的物未必限於以上所述之特定特徵或行為。 = =特徵及行為係作為實施申請專利範圍:實例形 【圖式簡單說明】 圖1為各種計算演算法之結果的曲線。 圖2為確定用以確定乘積之符號 的流程圖。 H去之實例過程 圖3為實施定點1£)(：丁演算法之例示性架構。 圖4為例示性編碼系統之方塊圖。 圖5為例示性解碼系統之方塊圖。 【主要元件符號說明】 120 IDCT 架構 縮放級 134195.doc • 18 - 200925897 124 DC偏置級 126 變換級 128 變換級 130 •右移運算 400 編碼系統 410 捕獲設備/記憶體 420 處理器 422 DCT單元

424 Z形掃描單元 426 量化器 428 滴編碼 430 封包化器 440 儲存單元 442 傳輸器 450 控制器/處理器 452 記憶體 460 匯流排 500 解碼系統 510 接收器 512 儲存單元 520 處理器 522 解封包化器 524 熵解碼器 526 反量化器 134195.doc -19 200925897 528 530 540 550 552 560 ❹ 反z形掃描單元 IDCT單元 顯示單元 控制器/處理器 記憶體 匯流排 ❹ 134195.doc -20

Claims (1)

1. 200925897 十、申請專利範圍： 1， 一種用於計算乘積之方法，其包含： 接收一整數值JC ; 確疋近似於給定常數因數之並矢分數ai/2b、…、am/2b 之一集合； 藉由以下操作確定中間值之一序列〜.....xt以計算 該等乘積： 設定X,等於該輸入整數值x ;及 根據（a) X丨、…、xt_i中之至少一者及（b) —加法運 算、一減法運算或一右移運算中之一者來確定&..... Xt，及 確定輸出值之下標[，…,/mg，使得： 2. 如請求項1之方法，其進一步包含： 根據一平均不對稱度量、一平均誤差度量、一誤差方 差度量及一誤差量值度量來確定產生輸出值之該序列。 3. 如請求項2之方法，其進一步包含： 基於該平均不對稱度量、該平均誤差度量、該誤差方 差度量及該誤差量值度量之一最壞狀況結果來評估輪出 值之該序列的一效率。 4. 如請求項1之方法，其進一步包含： 確疋具有一最小數目之加法之中間值的該序列。 5. 如請求項1之方法，其進一步包含： 確定具有一最小數目之右移之中間值的該序列。 134195.doc 200925897 6.如凊求項1之方法，其進一步包含： 確定具有該最小數目之加法及右移之中間值的 列。 如請求項6之方法，其進一步包含： 在，有該最小數目之加法及右移之中間值的該序列之 中確义具有一最小數目之加法之中間值的該序列。 8. 如叫求項1之方法，確定X2、…、Xt進一步包含： 將該等中間值之一項Xk界定為具有值Xi>>Sk、％、 Xi+Xj 或 Xi - Xj 中之—者， 1 9. 其中Sk為右移Xi之位元的一數目，i小於k，且〗小於k。 如請求項1之方法，其進一步包含： 田最小化關係心,,時’確定該符號對 稱序列。 10· —種包含用以執行一用於計算乘積之方法之可執行指令 的電腦可讀媒體，其包含用於以下操作之指令： Q 接收一整數值Λ：; 確定近似於給定常數因數之並矢分數ai/2b、…、am/2b 之一集合； 確定中間值.........之一序列；及 • 確定輸出值之下標Μ...Λ y，使得： xi、K xa\ χι、篇知讲 β。 11.如請求項10之電腦可讀媒體，其進一步包含用於以下操 作之指令： 根據一平均不對稱度量、一平均誤差度量、一誤差方 134195.doc •1· 200925897 差度量及-誤差量值度量來確定產生輸出值之該序列。 12.如請求項u之電腦可讀媒體，其進一步包含用於以下操 作之指令： ' 設定X!等於該輸入整數值；及 根據（a)x丨、… —減 Xt-i中之一者及（b)—加法運算 法運算或一右移運算中之一者來確定心、…、χι。 i3.如請求項10之電腦可讀媒體，其進一步包含用於以下操 作之指令： ' Ο

   基於該平均不對稱度量、該平均誤差度量、該誤差方 差度量及該誤差量值度量之一最壞狀況結果來評估輸出 值之該序列的一效率。 14. 如請求項10之電腦可讀媒體，其進一步包含用於以下操 作之指令： 確定具有-最小數目之加法之中間值的該序列；及 確定具有一最小數目之移位之中間值的該序列。 15. —種數位信號變換裝置，其包含： 一縮放級，其根據一列變換及一行變換而縮放^^了係 數且將一預定數目之精確位元預先分配至該等輸入 DCT係數； 一變換級，其利用變換常數之符號對稱並矢有理近似 而變換該等DCT係數且輸出所變換之DCT係數；及 一右移級，其移位該等經變換之DCT係數以確定所輸 出之經變換DCT係數。 16·如凊求項15之裝置，其進一步包含一偏置級，該 134195.doc 200925897 偏置級在變換引擎變換該等DCT係數之前改變一 DC偏置 係數以校正進位誤差。 17. 18. Ο 19. 如叫求項15之裝置，其進一步包含： 其中該等所輸出之經變換DCT係數為IDCT係數。 叫求項15之裝置，其中變換常數之符號對稱並矢有理 近似使用φ pq 乂古 ★ 〒間值Xl、...、Xt ’該等中間值藉由（a)設定Xl ^於5亥輸人整數值，及（b)根據Xl.....〜中之一者及 運算、一減法運算或一右移運算中之一者來確 定。 小作 種用於計算乘積之裝置，其包含： 用於接收一整數值文之構件； 用b於確定近似於給定常數因數之並矢分數心/妒..... am/2bi —集合的構件； ❹20. 用於確定中間值 用於確定輸出值 之構件。 、…、xt之一序列的構件；及 之下標A，…人“使得' «叫/26,...，' 求項19之裝置，其進一步包含，其中輸出值之該序 列係根據—平均不對稱度量、一平均誤差度量、一誤差 方差度量及一誤差量值度量來確定。 21. 印求項19之裝置，其中用於確定該序列之該構 Xl等於該輸人整數值，錢據XI、...、Xt.i中之—者及一 加法運算、-減法運算或-右移運算中之一者確一 X2 、…、Xt 。 疋 22. 如請求項19之裝置 其中一效率係根據該平岣不對稱度 134195.doc 200925897 量、該平均誤差度量、該誤差方差度量及該誤差量值度 量之一最壞狀況結果來確定。 23. —種用於計算一乘積之方法，其包含： 接收一整數值JC ; 確定近似於給定常數因數之並矢分數ai/2b.....am/2b 之一集合； 確定中間值...........序列；及 ❺ 確定輸出值之下標/,，…，/„以，使得： ' « 叫 / 26，…/ 26。 24. 如請求項23之方法，其進一步包含： 設定Χι等於該輸入整數值； .........Xt•丨中之一者及一加法運算、一減法運算 或一右移運算中之—者來確定x2.....Xt ;及 根據-平均不餅稱度量、—平均誤差度量、一誤差方 差度量及—誤^量值度量來確定產生輸出值之該序列。 134195.doc