TW200910966A - High transmission rate interface for storing both clock and data signals - Google Patents
High transmission rate interface for storing both clock and data signals Download PDFInfo
- Publication number
- TW200910966A TW200910966A TW096130678A TW96130678A TW200910966A TW 200910966 A TW200910966 A TW 200910966A TW 096130678 A TW096130678 A TW 096130678A TW 96130678 A TW96130678 A TW 96130678A TW 200910966 A TW200910966 A TW 200910966A
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- transmission rate
- high transmission
- rate interface
- clock
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Dc Digital Transmission (AREA)
Description
200910966 N V Γ-2〇υν-υυ I 23239twf.doc/n 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種南傳輸速率的介,且特別是有關 於一種應用於顯示面板内部(intra-panel)的時脈與資料並 存之高傳輸速率介面。 【先前技術】 近年來的顯示面板技術已日趨成熟,但隨著消費者的 需求,顯示面板的尺寸越做越大,且解析度越做越高,然 而’當顯示面板的解析度與尺寸增加時,將導致面板内部 的操作頻率越來越高。 傳統的顯示面板内部傳輪介面(intra_panei interface ) 由於需要多對的傳輸線,在高頻的環境下將很難讓每條傳 輸線有相近的電性;因此接收端不容易對此做出有效的校 正機制’位元錯誤率(bit error rate )也因此無法降低。更 重要的是系統需要額外的成本來特別處理此問題,產品的 競爭力也因此無法提升。 光的三原色可分為紅色、藍色與綠色,任何的影像係 可藉由不同強度的三原色來合成與表示。因此影像資料可 由紅色的影像資料、綠色的影像資料與藍色的影像資料來 組成。參照圖1 ’圖1是第一種習知的液晶顯示面板内部 傳輸介面的傳輸實施例。其中影像資料R/G/B Data係由一 對時脈訊號傳輪線10與多對影像資料傳輸線11、12 (第 一對影像資料傳輪線為11,其餘影像資料傳輸線為12)來 傳入面板内部的驅動晶片,且每對傳輸線1〇、11、12皆會 200910966 in ν ι-ζυυ/-υυι 23239twf.doc/n 接至所有驅動晶片的輪入端。如圖丨所示,N位元的影像 資料R/G/BData可由n位元的紅色影像資料i^、R2、·· •、咖、綠色影像資料G卜G2.....GN與藍色影像資 料Bl、B2、···、BN所組成。其操作原理為每對影像資 料傳輸線11、12利用時脈訊號CLK的上升邊緣(rising edge)與下降邊緣(falling edge)來截取影像資料,並藉 此傳輸線11、12將其影像資料R/G/B Data傳輸至面板内 所有^動日曰日片的輸入端。以圖丨的第一對影像資料傳輸線 來解說’當時脈域CLK從低辨變成高位準時,該 第:對影像資料傳輸線U可以截取紅色影像資料的第一 位兀IU。而當時脈訊號CLK從高位準變成低位準時,第 二對,輸線則截取紅色影像資料的第m2。而其它的 影像資料傳輸線I2的操作原_可依此齡。—個像素 (PiXel)如果有10位元的影像資料,若使用圖!的介面,則 需要I5條影像資料傳輸線與—條雜訊號傳輸線。 .上述之傳輸實施例係為RSDS (Reduce Swing Diferential Signaling)的傳輸介面。雖然此介面以傳輸對 形,而能降低至很小的振幅’進而支援高頻的應用, 亚產生車父小曰的電磁干擾(細咖叫减化㈣讎e, EMI。但疋目每賴輸線均難至所有 :道所以負·載太大。且因每-對傳輸線的環境皆不相同, 將導致此傳輸介面不容純應用在高頻環境中。 參照圖2,圖2是第二種習知的顯示 面的傳輸實施例。其中影像資㈣利用―對時 200910966 NVT-2007-001 23239twf.doc/n 線20及-對影像資料傳輸線21傳人面板内之驅動晶片, 而鸡對傳輸線僅2〇、21會接至單—驅動晶片的輸入端。 其操作原理為該對影像資料傳财U _時脈訊號
CLK 的上升邊緣與下降邊緣來截畴像:諸,並藉 此傳輸線21將其影像資料R/G/B Data傳輸至與其連接之 ,動晶。片。配合圖2來解說’若有陳元的影像資料,當 日守脈訊號C L Κ從低位準變成高位準時,該對影像資料傳輸 線2 1 了以截取紅色影像資料的第—位Μ D之後當時脈 訊號CLK從高轉變成低位料,影像資料傳輸線 W則截取紅色影像資料的第二位元R2。依此方法,該對 衫像資料傳輸線21將依序地截取紅色影像資料R1〜RN、 綠色影像資料G1〜GN與藍色影像資料B1〜BN。 上述之實施例係為 PPDS (P〇int_t〇_p〇int Differential ^ignalmg)的傳輸介面。該介面的傳輸方式為一種單點對 單,的傳輪方式,其傳輪端的負載較輕也比較容易被控制 估异’且對於單-鶴晶片又有較少的傳輸線對。但這樣 的杀構仍須額外的控制訊號來做適當的控制,以確保線對 與線對之_相雜’進而避錢取到錯誤的資料 ;此外, 虽此介面刼作於高頻時,由於其採用獨立的時脈訊號,可 能會產生電磁干擾與時脈偏移(d〇ckskew)的問題。 參照圖3 ’圖3為第三種習知的顯示面板内部傳輸介 面的傳輪實施例。其中影像資料R/G/B Data與時脈訊號 CLf僅透過同一對傳輸線30傳入面板内之驅動晶片,所 以每一個驅動晶片僅有一對傳輸線30輸入。其操作原理為 200910966 NVT-2007-001 23239twf.doc/n 將影像資料R/G/B Data的資訊與時脈訊號CLK的資訊以 振幅作為區隔’所以只要對振幅偵測,即可截取出時脈訊 號CLK。之後將其時脈訊號CLK送至延遲鎖相迴路
(Delayed Locked Loop,DLL )來產生出不同相位(phase ) 的時脈訊號CLK,並利用這些不同相位的時脈訊號CLK 來截取出影像資料R/G/B Data。配合圖3來解說,該對傳 輸線30係包含了時脈訊號CLK、控制訊號c、虛設訊號D
(dummy signal)與N位元的影像資料r/g/b Data,該N 位元的影像資料R/G/B Data可由N位元的紅色影像資料 R1〜RN、綠色影像資料G1〜GN與藍色影像資料B1〜BN 所組成。其中,時脈訊號CLK之振幅的絕對值較影像資料 R/G/B Data、虛設訊號D與控制訊號C之振幅的絕對值來 得大’並藉此用以區隔時脈訊號CLK與影像資料r/g/b Data、虛設訊號D以及控制訊號c。此外,藉由知道每一 個像素擁有幾位元的影像資料R/G/B Data,就可以知道需 要多少個不同相位的時脈訊號CLK來完成傳輸。以10位 元的衫像R/G/B Data來說,完成一個像素傳輸所需要33 個不同相位的時脈訊號CLK,包括影像資料R/G/B Data 需要30個時脈訊號CLK,控制訊號C需要1個時脈訊號 CLK ’時脈訊號本身也要1個時脈訊號clk,以及一虛設 訊號D需要1個時脈訊號CLK。 上述之實施例係為韓國三星(Samsung)公司在2006 年於SID期刊所提出的傳輸介面,其標題名稱為 Advanced Intra-Panel Interface With Clock Embedded 200910966 in v ι-ζυυ/-υυι 23239twf.doc/n
Multi-Level Point-to-Point Differential Signaling for TT^T LCD Jpp/z’c如·〇似。該傳輸介面的優點在 於·亦為單點對單點的傳輸方式,所以傳輸端的負載較輕 也比較容易被控制估算,而且不需考慮傳輸線對與傳輸線 對之間的環境一致性。但是該傳輸介面為了從振幅的偵測 來戴取時脈訊號的資訊,必須額外增加兩個的比較器,而 且僅對單點電壓比較’若訊號有過激(〇versh〇〇ting)或下 ^ 激(undershooting )的現象發生時,雜訊免疫(n〇ise 1 immunity)的效果不佳,而導致有誤判時脈訊號的情形發 生,使得時脈訊號的相位錯亂,而截取到錯誤的影像資料。 另外’影像資料的電壓只有兩種位準,當解析度高時,會 因操作頻率太高而容易造成錯誤。 曰 有鑒於此,本發明提供一種時脈與資料並存之高傳輸 速率介面,來克服上述的問題。 、別 【發明内容】 本發明在提供一種時脈與資料並存之高傳輸速 1 制是—種具有低負载、低功率損耗、低訊號干擾 /、無時脈訊號偏移問題的高傳輸速率介面。且該介面可運 用於顯示面板内部(intra-panel)的傳輪。 本發明提供一種時脈與資料並存之高傳輪速率八 =此高傳輸速率介面包含時脈_電路與資料二 其中,資料取得電路麵接至時脈債測電路。、' =用來接收資料流,並偵測資料流中的特定資^ 乂將時脈資訊從資料流中擷取出來。資料取得電路用 1相 200910966 'i-zwz-υυι 23239twf.doc/n 據時脈資訊,對資料流進行取樣,並根據取樣結果取得影 像資訊。 如本發明第—實施例所述之高傳輸速率介面,其中, 貧料流係由多位準(multi_levd)電壓訊號所攜帶,多位準之 ,壓訊號之每一電壓位準均代表瓜位元之二進位碼。特定 資料格式係由兩個連續的瓜位元之二進位碼所構成。此介 面更包含比杈電路,用來接收多位準電壓訊號,並將 準電壓訊號與參考喊進行比較,以產生資·。資取 得電路包含延€較迴路、取鮮域解解元。延 定迴路雛於時脈訊賴測ϋ,用以根據時脈資訊,以產 生多個不_位的魏職。轉料減於比較單 3鎖路’用來根據多個不同相位的時脈訊號對資料 二仃7以產生取樣結果。解碼單元耦接於取 取樣結果’並且對取樣結果進行解碼,^ 此介is::;?時脈與資料並存之高傳輸速率介面, 時脈债測器。編石Ο此介面包括包含編瑪器與 入資料流。時脈==:==料_ 如本^將時脈.Μ該料流中掏取出來。 編碼器另對影像例所述之高傳輸速率介面,其中, 面另包含資料取得^跟仃編碼㈣,㈣成資料流。此介 電路,用來根據此=取得接至時脈價測 、、貝訊,對資料流進行取樣,並根據取 200910966 ι-ζυυ /-υυι 23239twf.doc/n 果取传鱗貢訊。編碼器係對卩位元的影像資訊進行 以產生多個瓜位元的二進位碼,進而形成資料流。 $料机係由多位準(multi_level)電壓訊號所攜帶,以及多位 準之電壓職之每-電壓位準均代表m位元之二進位碼。 本發明所述之時脈與㈣並存之高傳輸速率介面利用 4寸殊的編碼方式將—二進位碼拆解為兩個第—碼。使得 =輸線可並树脈峨與㈣訊號,藉崎低負載與功 ::才貝,,且能避免不同訊號間的干擾及時脈訊號的時脈偏 ,問題。且該介面與方法使用多電壓位準技術增加位元 ί;所以不僅沒有多對傳輸線的缺點,而且傳輪效率 統的點對點傳輸技術高。 為讓本發明之上述和其他目的、特徵和優點能更明顯 董’下文特舉-實施例,並配合所關式,作詳細說明 如下。 【實施方式】 料值^以上料的傳輸介面碎是單職❹對線的資 ,傳輪身僅用兩個電壓位準表示位元為1《〇。但是隨著 率系統設計的困難度曰進漸增,多電壓位準的設計 =率降财效減少純設計㈣難度。但是傳統的 職❹糕鄉料m冗長的同步時 =sy她譲ization time)。而且顯示面板内含很多顆的驅 =片,如何讓所有驅動晶片皆可有相近的同步特性,讓 像傳輸線的影像資料可同步•,將會使得傳統的 夕電錄準料稷雜度大㈣加,吨不翻於大尺寸的 11 200910966 Ννι-ζυυ/-υυι 23239twf.d〇c/n 顯示面板應用上。 本發明提出一種可實現的多位 號與資料信號的高速率傳輸介面及其並存時脈信 特殊的編碼方式將傳統—個多位元的」、原理為利用 較低位元的第-碼。藉由此特殊的c成兩個 訊號的資訊,然^用 =動=,為_單,可: 排列即可有二=片有相近的特性’不須額外的 參照圖4 ’圖4為本發明之第—實施例之—具有三位 進位碼編碼表。其中,任—具有三位元的二進位碼 Data可以拆解成兩個具有兩位元的第一碼 ode—A、、Code—B相加,且該等第一碼亦為二進位瑪。其 目加^式為將第二個第—碼CGde—B的最高位元(msb) 移至第一個第一碼c〇de一A的最低位元(LSB)的位置, 再f兩個第一碼Code—A、Code一B相加。值得一提的是任 竹個具有二位元的二位元碼二進位瑪Code—Data並非僅 有一種拆解方式。如圖4所示,共有四種不同的拆解方式
SeL_l ' Set—2、與 Set_3 與 Set_4。 其中,對於拆解方式Set一 1、Set_2、Set—3來說,其拆 解f式為將第二個第一碼CodeJB的最高位元(MSB)移 至第一個第一碼Code_A的最低位元(LSB)的位置,再 將兩個第—碼Code—A、Code—B相加,以得出三位元的二 進位碼 C〇de_Data。 12 200910966 in v χ-^υυ/-υυι 23239twf.doc/n 然而,本發明不限於上述的拆解方式,另一實現方法 則如圖4的Set—4所示’由其中可以看出不同於知」〜〕 的編碼方式,S(4的原始碼與拆解出的⑶de_A &純b 並無直接的運算方式’而是透過查_ (減哪臟)來 達到編碼的目的。 在此以一進位碼具有三位元的二位元碼Code—Data 為101為例,由圖4可知每一種拆解方式Set卜細斗的 結果不盡相同;舉例來說,對於在第_種拆解方式⑹丄 而言’ C〇dejData(l01)所拆解出來的第一碼c〇de A、 Code_B 分別為 ι〇、01。 — 1〇1 > 1〇 + 01 101 此外,對於拆解方式Set 2、Set—3 M,C()deJ) 所拆解出來的第-碼CQde_A、CQde—B分別為m、u。 101 01 ±_π 101 而對於拆解方式Set一4而言,Code_Data(101)亦拆解為 W、〇卜如前所述,此拆解方式僅為一查表結果,前 述的運算關係。 1‘、,、引 比在此請注意,從每一個拆解方式Setj〜set—4,本發明 白可找巧—種編碼的方式將時脈訊號的資訊嵌入,而不影 a原有寅料訊5虎的編瑪值(c〇ding vaiue )。舉例來說,在 13 200910966 xnv ι-^.υυ/-υυι 23239twf.doc/n 圖4中之第一種編碼方式Seu的任何一個 i第1淫 碼C〇de~A只有00、01與10三種值。 而第—個弟-碼codeJB只有 = 此’本發明便可利用前述的特定編碼(〇〇 )來作為時脈訊號的資訊;換言之 同進: 綜觀上述編碼方式的編瑪器,可以用一查閱表 成。00且了或—簡單的邏輯電路(譬如—運算器)完 M —閱表可以圮錄於一非揮發性記憶體,如:唯讀 快閃記憶體⑽)、電子可抹除式 1 :、,()。此外’本發明之實施_然是將三 ^兀的影像資料拆解成兩個兩位福二進_,以進行;^ 輸’,是本發日⑽編碼方式並秘定於上述的位元數目。 咕.>、、、圖5,圖5為本發明第一實施例之一種傳輸訊 W形圖。在本實施例中,係用四個電壓位準表示每—個 f有兩位元的二進位瑪。其中,⑻表示最低的位準,01 广次低Ϊ位準’ 1G表示次高的位準,11表示最高的位 準。影像資料r/G/B Data與時脈訊號clk是僅透過一對 傳輸線50傳入顯示面板内之驅動晶片。所以每一個驅動晶 14 200910966 mvi-/uu/-uui 23239twf.d〇c/n 片僅有-對傳輪線5〇輸入,其負載也因此很容易被掌控。 由圖5與圖4可知一具有三位元的二進位碼 Coje—Data會拆解成兩個第一碼c〇de_A、c〇de_B,且該 等第一碼係在兩個時脈訊號CLK間傳輸。如前所述,而在 圖4所示之拆解方式Set_l裡面,兩個第一碼code_A、
Code—B之間並沒有一種〇〇跳到n的組合。因此,可以將
〇〇 f兆到11的貢料格式(data format)當作是時脈訊號CLK 的貝訊。至於其他真正代表資料的各個資料格式的排列方 式則可依據系統實際的影像資料來任意安排,以進行資料 傳輸。以圖5為例,其具有三位元的二進位碼c〇de_Data 的值依序為〇〇1、1(U、〇11、1〇〇、1〇1、U1依序藉由資料 格式(00+01)、(10+1 υ、(01+01)、(1〇+〇〇)、(1〇+〇1)、(1〇+1 傳輸之。 由於Ν位元的影像資料R/G/Bdata可以由]^位元的紅 色的影像資料..........RN、綠色的影像資料G卜 02.....GN、與藍色的影像資料Bl........BN組 合而成。所以,可以將影像資料R/G/BData内的紅色影像 資料、綠色影像資料與藍色影像資料的每一位元一起編 碼。以圖5來說,紅色影像資料的第一位元R1、綠色影像 資料的第一位元G1與藍色影像資料的第一位元m 一起形 成一具有二位元的二進位碼c〇de—Data,然後再經過編碼 器一起編碼,其它紅色的影像資料R2〜RN、綠色的影像 貧料G2〜GN藍色的影像資料B2〜BN亦以此方式同時進 行編碼。換言之,前述的三位元資料〇(n、1(n、〇u、、 15 200910966 in v l-zuu l 23239twf.doc/n 1(H、111便代表了影像f料R/G/B Data,其巾紅色的影像 資料R—Data為01〇Ul、綠色的影像資料g—d血為 ooiooi、藍色的影像資料 BJDatag 111〇11。— 續參照圖4與圖5,以R1/G1/m為例,其三位元的二 進位碼Code—Data的值為1〇1。根據圖4中的第一種拆解 方式Set—卜該三位元的二進位碼c〇de—_會被拆解成 兩個第一碼C〇de_A、C〇de—B來傳輸。射,第一個第〆 碼Code—A為10 ’第二個第一碼c〇de—B為u。其餘之三 ^元的二進位碼Code_Data亦依此拆解方式拆解成兩個第 垃、C〇de—B來傳輪。因此’接收端便可依據所 接收到的弟—碼’將原始的影像資料還原回來(亦即還原回 原本的3位元資料),以驅動顯示裝置。然而,本發明之第 2施雖然以上述之拆解方式實施,但如同前面所說的 方:ρΉ-種’因此本發明並不限於該實施例的拆解
由則逑的揭露可知,只要知道影像資料R/G/B Data是 ft的資料’就可得知要編碼—個像輕要幾個不同相 位=脈訊號CLK來完成傳輪。舉例說明,如果是10位 二的衫像資料 R/G/B Data,那麼需要(3*10/3)*2+2+2 =24 比:同t目位f時脈訊號來完成傳輸。其中,因為每個像素 =㈣-個三位元的控制訊號STH/P0L/LD,所以必須 加2個4脈訊號來傳輸。而時脈訊號CLK的資訊係利 用〇〇跳到11的植入夹矣- 輪。由此也可知二:需要兩個時脈訊號來傳 ^知在10位兀的影像資料R/G/B Data及相同 16 200910966 jn ν χ-ζυυ/-υυι 23239twf.doc/n 的時脈訊號頻率下’其位元率為傳統的l.375(33/24)倍。 圖6為本發明的第一實施例應用在顯示面板環境裡。 其中’該顯示面板的環境裡包括一計時器6〇,數個通道
Ch601、Ch602、…、〇ι610、數對傳輸線 1601、L602、 • · ·、L610與數顆行驅動器⑶610、CD602、…、CD610 (column driver ’ CD)。計數器6〇控制每一個通道ch6〇l 〜Ch610的輸出,並將其影像資料藉由傳輸線][^〇1〜]16〇2 送至母一個行驅動器CD601〜CD602。由圖ό中可清楚看 出如果顯示面板有十顆行驅動器CD6〇1〜CD61〇,由於每 個行驅動器CD601〜CD610僅需一對的傳輸線L601〜 L610 ’所以顯不面板只需十對的傳輸線l6〇i〜l6i〇,而 且不需頟外的控制線來傳輸控制訊號STH/p〇L/LD。最重 要的是,其傳輸線L601〜L61〇的負載容易估算,且傳輸 線L601〜L610内的訊號不受臨近傳輸線L6〇1〜L61〇内的 訊號影響,可充分支援高頻應用。 圖7為本發明第—實施例之一資料接收裝置之一功能 鬼Ώ該資料接收農置包括一比較單元7〇1、一時脈訊 ^測1 702、一延遲鎖定迴路7〇3、一取樣單元7〇4、與 解,單兀705。其中,比較單元7〇1與取樣單元7〇4、時 U遽偵測器702输。時脈訊號侧器減於延遲鎖定 <路703。延遲鎖定迴路7〇3與取樣單元耦接7〇4。取樣單 =04與解碼單元7〇5麵接。比較單元%接收編碼後之訊 對1N、馳’ _為IN的相反值(bar value)。比 乂早7L 7〇1亦接收—高位準參考電壓REF—H與一低位準 17 200910966 ΐΝνι-/υυ/-υυι 23239twf.d〇c/n 參考電壓REF—L。比較單元7〇丨比較編碼後的訊號輸入對 IN :膽與兩個參考電墨REF—Η、REF—L,會產生三個位 準才曰不讯唬Hi、Mid、Lo。經產生出來的位準指示訊號Hi、 Mid、Lo會同時輸入時脈訊號偵測器7〇2與取樣單元 704。時脈訊號偵測器7〇2會利用輸入的位準指示訊號Hi、 M Lo來解出時脈訊號CLK的資訊。之後,時脈訊號偵 測™ 702再將其時脈訊號CLK的資訊送入延遲鎖定迴路 延遲鎖定迴路703藉此資訊產生數個不同相位的時脈 Λ唬CLK藉此供給取樣單元7〇4所需相位的時脈訊號。此 外,延遲鎖疋迴路703會適當地控制每一個不同相位訊號 CLK的%脈位移,避免產生時脈偏移的問題,使得取樣單 元704不會錯誤地戴取影像資料wg/b Data。取樣單元7〇4 利用這些不同相位的時脈訊號,即可很正確地取樣到正確 的位準指示訊號Hi、Mid、Lo。解碼單元7G5再利用正確 的位準彳日不訊H Mid、L。,即可解碼出對應的影像資 料 R/G/B Data 與控制訊號 STH/ P〇L/LD。 、 丄在此請注意,前述的延遲鎖定迴路703僅為本發明之 車父佳貫施例,而非本發明的限制。在實際應用中,本發 明亦可採用鎖相迴路來取代前述的延遲鎖定迴路7〇3,舉 例來說,齡迴路可以依據所取得的時脈資訊來產生一個 時脈訊號,而其後的取樣單元便可_此雜職來對位 準指示訊鼓行取樣,簡騎應的影像資料。如此的相 對應變化,亦屬本發明的範_。 圖8為資料接收裝置中比較單元7〇1與時脈訊號偵測 18 200910966 Ννι-2υυ/-υυι 23239twf.doc/n 器702的電路圖。由於截取出的時脈訊號CLK的資訊會輪 出至延遲鎖定單元703而產生許多不同相位的時脈訊號來 對應影像資料R/G/B Data ’所以其訊號品質非常重要。因 此該電路架構使用差動輸入(differential input)用以增加雜 訊免疫的能力。如圖8所示,該電路圖包括電路包括三個 比較器8(H、802、803、三個資料正反器(d flip-flop) 811、 812、813、兩個延遲單元821、822、兩個或閘831、832 與一個及閘841。其中,第一比較器801接收編碼後的訊 號輸入對IN、INB與兩個參考電壓ref—Η、REF—L,且第 一比較器801的輸出端與第一資料正反器811耦接。第三 比較器803為一反向比較器,其輸入端接收編碼後的訊號 輸入對IN、ΙΝΒ與兩個參考電壓REF—H、REF—L,且第二 比較器803的輸出端與第二資料正反器812耦接。第二比 較器802接收編碼後的訊號輸入對in、INB。第一資料正 反态811接收一供應電壓VCC,且其重置(reset)端r與第 延遲卓元821的輸出端搞接’其輸出端則與第一或閘831 與及閘841轉接。第二資料正反器812接收一供應電壓 VCC,且其重置(reset)端R與第—延遲單元821的輸出端 麵接’其輸出端則與第一或閘831與及閘841柄接。第一 或閘831亦接收一重置訊號RESET,其輸出端與第—蜂遲 單元821的輸入端搞接。及閘841之輸出端與第三資料正 反器813耦接。第三資料正反器813接收一供應電^ VCC,且其重置端R與第二或閘832的輸出端耦接,而其 輸出端則是與第二延遲單元822耦接且輪出一時脈指示& 19 200910966 上、γ /-υνί 23239twf.doc/n 號CKout。第二延遲單元822的輸出端與第二或閘832耦 接。第二或閘更接收一重置訊號RESET。 圖9為另一種資料讀取裝置中比較單元701與時脈訊 號偵測器702的電路圖,其差別在於圖9的架構非採用差 動輸入。因此不需使用編碼後的訊號輸入對IN、INB,只 需要接收編碼後的訊號IN即可,但本架構之比較單元701 卻需要接收三個參考電壓RpF_H、REFJL、REFJVQD。其 中,參考電壓REF_MID為一中位準的參考電壓。此電路 架構非採用差動輸入,所以其雜訊免疫的功能較圖8所示 的電路架構來得差。如圖9所示,該電路包括三個比較器 901、902、903、三個資料正反器9U、912、913、兩個延 遲單元92卜922、兩個或閘931、932與一個及閘941。其 中,第一比較益901接收編碼後的訊號in與一參考電壓 REF—H’且第一比較器901的輸出端與第一資料正反器911 耦接。第二比較器903其輸入端接收編碼後的訊號ίΝ與
-參考電壓REF—L’且第三比較器9G3的輸出端與第二資 料正反器912減。第二比較器8〇2接收編碼後的訊號對 IN與-參考電壓卿—MID。第—資料正反器接收一 供應電壓vcc ’且其重置(職〇端尺與第一延遲單元921 的輸出端耦接,其輸出端則與第—或閘931與及閘941稱 接。第二資料正反器912接收—供應電墨ν(χ,且盆重置 端R與第-延遲單元921的輸出端織,其輸出端 2第一或閘931與及閘941轉接。第一或閘州亦接收 重置訊说RESET,其輸出端與第—延遲單元921的輸入 20 200910966 IN V 1-ζυυ / -υυ ι 23239twf.doc/n 端搞接。及閘941之輸出端與第三資料正反器913耦接。 第二=貝料正反窃913接收一供應電壓vcc,且其重置端r 與^或閘932的輸出_接’而其輸出端則是與第二延 遲單兀922耦接且輸出一時脈指示訊號CK〇ut。第二延遲 單元922的輸出端與第二或閘932耦接。第二或閘更接收 重置戒號RESET。此外,本發明之實施例資料讀取裝置 中比較單元701與時脈訊號偵測器7q2的電路圖雖然以此 兩種電路架構方實施,但卻未限定實施例之該比較單元 701與時脈訊號偵器702只能以此兩種方式實施。 圖10為本發明第一實施例之另一傳輸實訊號波形 圖。其中,具有3位元的二進位碼CodeJData依序為、 101、100、111、〇〇1、1〇1 〇 再參照圖7、圖8與圖10 (或著圖7、圖9與圖1〇) 來說明截取電路的工作原理。首先比較單元701内的比較 器801〜803 (901〜903)對輸入的訊號作比較’輸出三個 位準指不訊號Hi、Mid、Lo。該等位準指不訊號的輪出如 下:當輸入的編碼訊號IN為〇〇時’其三個位準指示訊說 Hi、Mid、Lo依序為〇、〇、〇 ;當輸入的編瑪訊號取為 〇1時’其三個位準指示訊號扭、]^(1、1^〇依序為〇、〇、1. 當輸入的編碼訊號IN為10時,其三個位準指示tft號扭、 Mid、Lo依序為〇、ι、ι ;當輸入的編碼訊號IN為u時, 其三個位準指示訊號Hi、Mid、Lo依序為1、1、1。當高 位準指示訊號Hi由〇變為1時,尚位準彳貞測訊號η det 會由0變為1。同樣的,當低位準指示訊號Lo由〇變為i 21 200910966 / -\j\j i 23239twf.doc/n 時,低位準偵測訊號L_det也會由〇變為i。為了避免高 位準偵測訊號Η一det與低位準偵測訊號L—det累計到下二 個取樣訊號的時間。所以當高位準偵測訊號H—det或低位 準偵測訊號L—det由0變為1後,第一延遲單元821(921) 會延遲一小於位元週期的時間,以便於將資料正反器8ιι (911)、812 (912)内的資料歸零。當輸入的編碼後訊號 IN由00變為11時,三個位準的指示訊號Hi、奶d 也由0 : 0、0變為卜i、卜此時,高位準偵測訊號H—det 與低位準偵測訊號L—det皆會由0變為丨。之後,經由及 間841 (941)產生一為1的訊號,該訊號經由第三資料正 反器犯(923)輸出一時脈指示訊號CK〇m。此時,時脈 指不訊號CKout為1 ’並藉此訊號(:1^111;指示後端耦接 延遲鎖定迴路7〇3產生不同相位的時脈訊號供給取樣單元 704使用。為了避免時脈指示訊號CK⑽累計到下—個 樣訊號的時間。所以當時脈指示訊號CKQUt & 後,第二延遲單元822 (922)會延遲一小於位元週期的 間。以便於將資料正反器813(913)内的資料歸愛。、 根據本發明之第一實施例,可以提出一多位準 遽並存時脈錢與f料信號的方法。如圖11所示,該雜 綠分為編碼步驟11A與截取步驟UB。編碼步驟 -具有二位d進位碼拆解成兩個具有兩位元 ^截取步驟⑽利用兩個第—碼來侧出時脈訊號= 輸 综上所述’在本發明之時脈與資料並存之高速率傳 22 200910966 ιχ ν Α-^ν/-υν/Λ 23239twf.doc/n 介面利用特殊的編碼方式將一二進位碼拆解為兩個第一 碼。使得單對傳輸線可並存時脈訊號與資料訊號,藉此降 低負載與功率損耗,且能避免不同訊號間的干擾及時脈訊 號的時脈偏移問題。且該介面與方法使用多電壓位準技術 增加位元率,所以不僅沒有多對傳輸線的缺點,而且傳輸 效率較傳統的點對點傳輸技術高。 雖然本發明已以一實施例揭露如上,然其並非用以限 定本發明’任何熟習此技藝者’在不脫離本發明之精神和 範圍内’當可作些許之更動與潤飾,因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是第一種現有習知的液晶顯示面板内部傳輸介面 的傳輪實施例。 圖2是第二種現有習知的液晶顯示面板内部傳輸介面 的傳輸實施例。 圖3疋第二種現有習知的液晶顯示面板内部傳輸介面 的傳輪實施例。 圖4為本發明之弟一實施例之—具有三位元的二進位 碼編碼表。 圖5為本發明第一實施例之一種傳輸訊號波形圖。 圖6為本發明的弟一實施例應用在顯示面板環境裡。 圖7為本發明第一實施例之一資料接收裝置之一功能 方塊圖。 圖8為資料接收裝置中比較單元7〇1與時脈訊號偵測 23 200910966 …一v/u, 23239twf.doc/n 器702的電路圖。 圖9為另一種資料讀取裝置中比較單元701與時脈訊 號偵測器702的電路圖。 圖10為本發明第一實施例之另一傳輸實訊號波形圖。 圖11為本發明第一實施例之方法流程圖。 【主要元件符號說明】 10、 20 :時脈訊號傳輸線 11、 12、21 :影像資料傳輸線 30、50、L600〜L610 :傳輸線 60 :計時器 CD601〜CD610 :行驅動器 701 :比較單元 702 :時脈訊號偵測器 703 :延遲鎖定迴路 704 :取樣單元 705 :解碼單元 801、802、901 〜903 :比較器 803 :反向比較器 811〜813、911〜913 :資料正反器 821、822、921、922 :延遲單元 831、832、931、932 :或閘 841、941 :及閘 24
Claims (1)
- 200910966 -----------23239twf.d〇c/n 十、申請專利範面: 1曰-種時脈與資料並存之高傳輸速率介面,其係應用 於液日日:員不器中,該高傳輪速率介面包含有: 一時電路,用來接收一資料流,並情測該資料流 中特足資料格式,以將一時脈資訊從該資料流中 掏取出來;以及 一資+料取得電路,搞接至該時脈偵測電路,用來根據該 日守脈資訊,對該資料流進行取樣,並根據取樣結 取得一影像資訊。 中〜Γ、Γ μ寻獅圍第1項所述之高傳輸速率介面,其 係由—多位準(multi_level)電壓訊號所攜帶,其 二準之電壓訊號之每—電壓位準均代表1位元之 中專利範㈣2項所述之高傳輸速率介面,盆 ^亥特疋|料格式係由兩個連續的祕元之二進位碼所構 另包含;^申明專利粑圍第2項所述之高傳輸速率介面,其 準電壓訊號,並將該多位 流。 、 > 考讯唬進行比較,以產生該資料 中該資料取::有第:4項所述之高傳輸速率介面,其 I遲鎖dS路’轉接於該時脈訊號侧器,用以根據 25 200910966 23239twf.doc/n 一解碼單元,耦接於取樣 並且對該取樣結果進二, 6.如申請專利範圍第5項所述之輪逮 中該解碼單元係為-查閱表或一運算器。:也面’其 杏蘭專利範圍第6項之高傳輸速率介面,其中談 查閱表係、、、己錄於一記憶體。 8.如申料利朗第7項之高傳輸速率介面, 記憶體為非揮發性記憶體。 t垓 如申請專利範圍第2項所述之高傳輪速率介面 中m- ’且該特定資料格式係由連續的⑻與 、 甘由!^如+請4纖圍第1項所述之高傳輸速率介面 ^騎定資料格式僅對應時脈資訊,而不對應任何影像 U·—種時脈與資料並存之高傳輸速率介面,龙 於液晶顯示器巾,該高傳輸速路介面包含有:〜用 入一;以將一時脈資訊以-特定的資料格式喪 一時脈偵測電路,用來接收該流,並 流:該特定資料格式,以將該時脈資訊從該資料流;= 出來。 26 200910966 23239twf.doc/n .如申明專利乾圍第u項所述 其中該編碼器另對做…门傅輸速丰;|® 流另包含有.’、像貝訊進订編碼操作,以形成該資料 n取得電路姻至靖脈_魏,用來根據該 S貪t對該資料流進行取樣,並《取樣結果 取侍—影像資訊。 立中申利範圍第12項所述之高傳輸速率介面, H編,係對,位S的影像資訊進行編碼,以產生多 個m位兀的—進位碼’進而形成該資料流。 其二= ®第13項所^高傳輸速率介面’ 二 a—多位準(multi-level)電壓訊號所攜 f ’以及該夕位準之電壓訊號之每—電壓位準均代表一 m 位元之二進位碼。 甘乂5入t申崎專利範圍第14項所述之高傳輸速率介面, 其另包含有: 比車乂兒路,耦接至該用來接收該多位準電壓訊號,並 將該夕位準電墨訊號與—參考訊號進行比較,以產 生該資料流。 16.如申專利範圍第12項所述之高傳輸速率介面, 其中該資料取得電路包含有: -延遲士鎖定,路,迪於該時脈訊號偵廳,絲根據 —D亥^1 脈貢訊’以產生多個不同相位的時脈訊號; 取木^單元,耦接於該比較單元與該延遲鎖定迴路,用 來根據該多财_位㈣脈訊麟該資料流進行 27 200910966 23239twf.doc/n 取樣’以產生該取樣結果;以及 解碼單元’輕接於取樣單元,用以接收該取樣結果, 並且對該取樣結果進行解碼’以產生該影像資料。 17. 如申請專利範圍第16項所述之高傳輸速率介面, 其中該解碼單元係為一查閱表或一運算器。 18. 如申請專利範圍第17項之高傳輸速率介面’其中 5亥查閱表係紀錄於一記憶體。 19. 如申請專利範圍第18項之高傳輸速率介面’其中 °亥5己憶體為非揮發性記憶雜。 20. 如申請專利範圍第丨6項所述之高傳輪速率介面, 其中該解碼單元係將該取椽結果還原回η位元之影像資 料,以進行解碼操作。 21. 如申請專利範圍第11項所述之高傳輸速率介面, 其中該特定資料格式係由兩個連續的m位元之二進位碼所 構成。 22. 如申請專利範圍第21項所述之高傳輸速率介面, 其中m==2,且該特定資料格式係由連續的00與U所組成。 23. 如申請專利範圍第I1項所述之高傳輪速率介面, 其中該特定資料格式僅對應時脈資訊,而不對應任何影像 資訊。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096130678A TWI364219B (en) | 2007-08-20 | 2007-08-20 | High transmission rate interface for storing both clock and data signals |
JP2007306679A JP2009048154A (ja) | 2007-08-20 | 2007-11-28 | クロック及びデータの両方を伝送する高伝送速度インターフェース |
US11/964,011 US20090051675A1 (en) | 2007-08-20 | 2007-12-25 | High transmission rate interface for transmitting both clocks and data |
KR1020080007105A KR100980082B1 (ko) | 2007-08-20 | 2008-01-23 | 클록들 및 데이터를 모두 전송하는 높은 전송률의인터페이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096130678A TWI364219B (en) | 2007-08-20 | 2007-08-20 | High transmission rate interface for storing both clock and data signals |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200910966A true TW200910966A (en) | 2009-03-01 |
TWI364219B TWI364219B (en) | 2012-05-11 |
Family
ID=40381707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096130678A TWI364219B (en) | 2007-08-20 | 2007-08-20 | High transmission rate interface for storing both clock and data signals |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090051675A1 (zh) |
JP (1) | JP2009048154A (zh) |
KR (1) | KR100980082B1 (zh) |
TW (1) | TWI364219B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101174768B1 (ko) * | 2007-12-31 | 2012-08-17 | 엘지디스플레이 주식회사 | 평판 표시 장치의 데이터 인터페이스 장치 및 방법 |
WO2009128280A1 (ja) * | 2008-04-18 | 2009-10-22 | シャープ株式会社 | 表示装置および携帯端末 |
US8692758B2 (en) * | 2008-04-18 | 2014-04-08 | Sharp Kabushiki Kaisha | Display device and mobile terminal using serial data transmission |
KR100986041B1 (ko) * | 2008-10-20 | 2010-10-07 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템 |
KR100908343B1 (ko) * | 2008-12-18 | 2009-07-17 | 주식회사 아나패스 | 디스플레이 장치 및 방법 |
KR101169210B1 (ko) * | 2009-02-13 | 2012-07-27 | 주식회사 실리콘웍스 | 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치 |
JP5670622B2 (ja) * | 2009-04-23 | 2015-02-18 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
KR20110025442A (ko) | 2009-09-04 | 2011-03-10 | 삼성전자주식회사 | 클럭 정보 및 데이터 정보를 포함하는 신호를 수신하는 수신기 및 클럭 임베디드 인터페이스 방법 |
KR101642833B1 (ko) | 2010-02-05 | 2016-07-26 | 삼성전자주식회사 | 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치 |
US8704805B2 (en) * | 2010-04-19 | 2014-04-22 | Himax Technologies Limited | System and method for handling image data transfer in a display driver |
JP5739727B2 (ja) | 2011-05-27 | 2015-06-24 | ルネサスエレクトロニクス株式会社 | クロック発生回路 |
US8644417B2 (en) * | 2012-05-08 | 2014-02-04 | Au Optronics Corporation | Methods and systems for multi-level data transmission |
TWI567705B (zh) * | 2012-12-27 | 2017-01-21 | 天鈺科技股份有限公司 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
US9240160B2 (en) * | 2013-02-18 | 2016-01-19 | Au Optronics Corporation | Driving circuit and display device of using same |
US8781022B1 (en) | 2013-03-01 | 2014-07-15 | Au Optronics Corporation | Methods for multi-level data transmission |
US9184841B2 (en) * | 2013-09-06 | 2015-11-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Multi-level decoder with skew correction |
US9898997B2 (en) | 2014-01-27 | 2018-02-20 | Samsung Electronics Co., Ltd. | Display driving circuit |
US9246598B2 (en) * | 2014-02-06 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Efficient pulse amplitude modulation integrated circuit architecture and partition |
KR102176504B1 (ko) | 2014-02-25 | 2020-11-10 | 삼성디스플레이 주식회사 | 표시장치와 그 구동방법 |
KR20170004953A (ko) * | 2014-07-02 | 2017-01-11 | 주식회사 아나패스 | 양방향 통신 방법 및 이를 이용한 양방향 통신 장치 |
US9331188B2 (en) | 2014-09-11 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Short-circuit protection circuits, system, and method |
GB2533299A (en) * | 2014-12-15 | 2016-06-22 | Nordic Semiconductor Asa | Differential comparator |
US10135686B2 (en) * | 2017-01-12 | 2018-11-20 | Dialog Semiconductor, Inc. | Communication interface |
CN114611453A (zh) * | 2022-03-25 | 2022-06-10 | 中国电子科技集团公司第五十八研究所 | 一种复合制导微系统电路 |
CN118230677A (zh) * | 2024-05-24 | 2024-06-21 | 集创北方(成都)科技有限公司 | 数据处理方法及电路、芯片、显示面板和显示器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5293206A (en) * | 1976-01-30 | 1977-08-05 | Sharp Corp | Data transmission system |
JPS5750313A (en) * | 1980-09-05 | 1982-03-24 | Matsushita Electric Ind Co Ltd | Synchronizing circuit of digital signal reproducer |
JPS6368226U (zh) * | 1986-10-23 | 1988-05-09 | ||
JP3347667B2 (ja) * | 1998-05-20 | 2002-11-20 | 沖電気工業株式会社 | マンチェスタ符号化データ復号化装置 |
JP2000047768A (ja) * | 1998-07-31 | 2000-02-18 | Mitsubishi Electric Corp | 多値論理デバイス、バスシステム及びネットワークシステム |
KR100842673B1 (ko) * | 2002-07-19 | 2008-06-30 | 매그나칩 반도체 유한회사 | 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로 |
JP4321297B2 (ja) * | 2004-02-19 | 2009-08-26 | ソニー株式会社 | 多値復調装置、多値復調方法および光受信装置 |
KR20050112363A (ko) * | 2004-05-25 | 2005-11-30 | 삼성전자주식회사 | 표시 장치 |
JP4586492B2 (ja) * | 2004-10-26 | 2010-11-24 | 船井電機株式会社 | 一線式データ通信方法、及びこの通信方法を用いた一線式データ送受信機 |
KR100583631B1 (ko) * | 2005-09-23 | 2006-05-26 | 주식회사 아나패스 | 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로 |
-
2007
- 2007-08-20 TW TW096130678A patent/TWI364219B/zh not_active IP Right Cessation
- 2007-11-28 JP JP2007306679A patent/JP2009048154A/ja active Pending
- 2007-12-25 US US11/964,011 patent/US20090051675A1/en not_active Abandoned
-
2008
- 2008-01-23 KR KR1020080007105A patent/KR100980082B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI364219B (en) | 2012-05-11 |
JP2009048154A (ja) | 2009-03-05 |
US20090051675A1 (en) | 2009-02-26 |
KR100980082B1 (ko) | 2010-09-06 |
KR20090019666A (ko) | 2009-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200910966A (en) | High transmission rate interface for storing both clock and data signals | |
US7340655B2 (en) | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method | |
CN101005292B (zh) | 具有dc平衡控制的时钟沿调制串行链路 | |
US8625706B2 (en) | Signal processing apparatus, information processing apparatus, multilevel coding method, and data transmission method | |
US8156365B2 (en) | Data reception apparatus | |
JP5568089B2 (ja) | 複数のシリアルレシーバ用の自動データアライナのための方法、装置およびシステム | |
US20100309791A1 (en) | Edge-based loss-of-signal detection | |
WO2006128069A3 (en) | Digital drive architecture for flat panel displays | |
JP2009232462A (ja) | クロック情報とデータを伝送する装置及び方法 | |
US9866413B2 (en) | Transition enforcing coding receiver for sampling vector signals without using clock and data recovery | |
CN101365130A (zh) | 时钟与数据并存的高传输速率接口 | |
US9214200B2 (en) | Methods and apparatus for transmitting data in a phase modulated signal derived from early and late timing signals | |
TWI470612B (zh) | 資料解偏移裝置及傳輸資料之解偏移方法 | |
JP2018506915A (ja) | データリンク電力低減およびスループット向上のためのマルチ変調 | |
US5748123A (en) | Decoding apparatus for Manchester code | |
US7319730B2 (en) | Data communication method and data communication device and semiconductor device | |
US6856207B1 (en) | Jitter-less phase detector in a clock recovery circuit | |
JP2005210695A (ja) | データ伝送方式およびデータ伝送回路 | |
KR100277031B1 (ko) | 중첩 변조 방법 및 장치 | |
US20090073010A1 (en) | Data conversion | |
US20040207544A1 (en) | Memory interface system | |
US7733248B2 (en) | Measuring and regenerating a variable pulse width | |
US20230327670A1 (en) | Apparatus and method for generating dummy signal that has transitions constrained to occur within transition enable windows set by detection of more than two consecutive identical digits in serial data | |
US20100061486A1 (en) | Data processing apparatus and data processing system including the same | |
TW200421854A (en) | Data recovery circuit and method and data receiving system using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |