TW200836201A - Nonvolatile memory with variable read threshold - Google Patents

Nonvolatile memory with variable read threshold Download PDF

Info

Publication number
TW200836201A
TW200836201A TW096141224A TW96141224A TW200836201A TW 200836201 A TW200836201 A TW 200836201A TW 096141224 A TW096141224 A TW 096141224A TW 96141224 A TW96141224 A TW 96141224A TW 200836201 A TW200836201 A TW 200836201A
Authority
TW
Taiwan
Prior art keywords
memory
voltage
voltages
state
stylized
Prior art date
Application number
TW096141224A
Other languages
English (en)
Other versions
TWI390533B (zh
Inventor
Yigal Brandman
Kevin M Conley
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11/556,615 priority Critical patent/US7904788B2/en
Priority to US11/556,626 priority patent/US7558109B2/en
Application filed by Sandisk Corp filed Critical Sandisk Corp
Publication of TW200836201A publication Critical patent/TW200836201A/zh
Application granted granted Critical
Publication of TWI390533B publication Critical patent/TWI390533B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction

Description

200836201 九、發明說明: 【發明所屬之技術領域】 本發明係關於非揮發性域體系統並係關於操作非揮發 性記憶體系統之方法。 天 【先前技術】 非揮發性記憶體系統用於各種應用。某些非揮發性記憶 體系統係嵌入-更大系統内,例如一個人電腦。其他非揮 發性記憶體系統係可卸除地連接至一主機系統並可在不同 主機系統之間互換。此類可卸除式記憶體系統之範例包括 記憶卡與USB快閃驅動器。依據若干熟知的標準,已採用 商用方式實施包括非揮發性記憶卡的電子電路卡。記憶卡 係與個人電腦、行動電話、個人數位助理(pDA)、數位靜 態相機、數位攝影機、可攜式音訊播放器及其他主機電子 裝置一起使用,以儲存大量資料。此類卡通常包含一可再 程式化非揮發性半導體記憶體單元陣列以及一控制器,該 控制器控制並支援該記憶體單元陣列之操作並與卡所連接 的一主機介接。若干同一類型的卡可在設計用以接受該類 型卡的主機卡槽中互換。然而,許多電子卡標準的發展已 產生不同類型的卡,其在各種程度上彼此不相容。依據一 標準所製造的卡通常不可與設計成採用另一個標準之卡操 作的主機使用。記憶卡標準包含Pc卡、c〇mpactFlashTM + (CFTM 卡)' SmartMediaTM 卡、MultiMediaCard(MMcTM)、 安全數位(SD)卡、miniSDTM卡、用戶識別模組(SIM)、 Memory Stick™、Memory Stick Du〇 卡及出⑽犯/ 126158.doc 200836201
TransFlashTM記憶體模組標準。市面上可賭得若干有 s議Sk公司之商標"⑽⑽”物B快_動器產品。 湖快閃驅動器通常較大且形狀不同於以上說明的記情 卡0 (、
C 在讀取資料時儲存於一非揮發性記憶體系統内之資料可 能包含錯誤位元。傳統重建損㈣料的方法包括應用錯誤 校^碼(ECC)。在將資料寫人至記憶體系統時,簡單的錯 誤校正碼藉由儲存額外同位位元來編碼資料,該等同位位 :將位元群組之同位設定為一所需邏輯值。若在儲存期間 資料係錯誤’則位元群組之同位可能變化。在從記憶體系 統讀取資料之後,位元群組之同位旋即係再次藉由Ecc來 計算。因為資料損m ’所計算同位可能不匹配所需同位條 件,而ECC可偵測損壞。 ECC可具有至少兩個功能:錯誤偵測與錯誤校正。此等 功能之各功能之能力通常以可偵測為錯誤的並隨後校正之 位元數目來測量。偵測能力可與校正能力相同或大於其。 一典型ECC可偵測的錯誤位元數目高於其可校正的錯誤位 元數目。有時將一資料位元及同位位元之集合稱為一字。 一早期範例係(7,4)漢明碼(Hamming code),其能約最多伯 測每字(在此範例中7位元)兩個錯誤並能夠在該七位元字中 校正一錯誤。 更複雜的ECC可校正每字一個以上單一錯誤,但重建資 料在計算上變得愈加複雜。慣例係在某可接受較小錯誤復 原之概率下復原資料。然而隨著錯誤數目不斷增加,可靠 126158.doc 200836201 資料復原之機率也在迅速減小或額外硬體及/或效能的相 關聯成本變得極高。 在半導體記憶體裝置中,包括EEPR〇M系統,資料可表 示為電晶體之臨限電壓。一般而言,不同數位資料儲存值 • 繼不同電壓範圍。若由於某些原因在讀取操作期間電 • 壓位準偏離其較佳範圍,則會發生錯誤。該錯誤可藉由 - ECC來偵測且在某些情況下可校正此等錯誤。 【發明内容】 〇 / —快閃記憶體陣列中,於第-次,複數個記憶體狀態 係映射至-第-臨限窗,其中該複數個記憶體單元之個別 記憶體單元係映射至該第—臨限窗之子範圍,於隨後第二 人,忒複數個S己憶體狀態係映射至一第二臨限窗,其中該 複數個記憶體狀態之個別記憶體狀態係映射至該第二臨限 囪之子範圍,s亥弟一臨限窗比該第一臨限窗寬。 —從-快閃記憶體陣列讀取資料之一方法包括:藉由比較 I數個記憶體單元之臨限電壓與第一預定電壓來從該記憶 G 體讀取第-資料位元;在-ECC解碼器中解碼該等第 料位疋;以及隨後藉由比較記憶體單元之臨限電壓與第二 • 職電壓來從該複數個記憶體單元讀取第二資料位元,該
等第二預定電壓係從該等第一資料位元在該Ecc解碼器中 '之解碼來決定。 W 、快閃記憶體系統包含··一快閃記憶體陣列,其包括程 式化至複數個程式化狀態的複數個單元;以及一讀取電 路其係連接至該記憶體陣列,該讀取電路在一第一模式 126158.doc 200836201 中比較一
一複數個預定電壓以區 刀複數個程式化狀態並在一第二模式中比較該記憶體單元 臨限電壓與第二複數個預^以區分複數個程式化狀 態’該第二複數個預定電壓之最高電壓比該第—複數個預 定電壓之最高電壓高。 -快閃記憶體系統包含··一記憶體陣列,其包括複數個 非揮發性記憶體單元;—ECC解碼器,其解碼來自該記憶 體陣列之ί料,-項取電路,其係連接至該記憶體陣列, 該讀取電路比較一記憶體單元之一臨限電壓與至少一預定 電壓以決定該記憶體單元之一程式化狀態;以及一調整電 路,其回應來自該ECC解碼器之資訊來增加或減小該至少 一預定電壓。 【實施方式】 在許夕非揮發性記憶體中,讀取自一記憶體陣列之資料 可能有錯。即,程式化至一記憶體陣列之輸入資料之個別 位το可能稍後被讀取為在一不同邏輯值下。圖丨顯示一指 不一記憶體單元狀態之實體參數(臨限電壓Vt)與該記憶體 單元可能係程式化之邏輯值之間的關係。在此範例中,僅 將兩個狀態儲存於單元内。因而,單元儲存一資料位元。 程式化至邏輯〇狀態之單元一般具有一臨限電壓,其高於 在邏輯1(未程式化)狀態下的單元。在一替代性方案中,邏 輯1狀態係記憶體單元之未程式化狀態。圖1之垂直轴指示 基於期望臨限電壓分佈在任一特定臨限電壓下讀取_單元 之概率。針對程式化至邏輯1之單元顯示一第一概率函 126158.doc 200836201 數並針對程式化至邏輯0之單元顯示一第二概率函數。 ^而此等函數在其間具有某種程度的重疊。在讀取此類 單元中使用一區別電壓VD。具有一低於Vd之臨限電壓之 單元係視為處於狀態1,而該些具有一高於VD之臨限電壓 之單兀係視為處於狀態0。如圖1所示,此可能不總是正確 的。因為函數之間的重疊,存在一非零概率,即程式化至 一邏輯1狀態之一記憶體單元將被讀取為具有一大於Vd之 臨限電壓,故將讀取為處於一邏輯0狀態。同樣地,存在 一非零概率,即一程式化至—邏㈣狀態之—記憶體單元 將被讀取為具有一邏輯1狀態。 ϋ 函數之間的重豐因若干原因而發生,包括記憶體陣列内 的實體缺陷及稱後在記憶體陣列内進行程式化或讀取操作 對=式化單元所造成之干擾。重疊還可能因一般不能將 大量單元保持於一極緊密臨限電壓範圍内而發生。特定程 式化技術可允許臨限電壓之函數變窄(具有更小的標^ 差)。然❿,此類程式化可能花費更多時間。在某些記憶 體系統中,-個以上位元係儲存於_記憶體單元内。一般 而言,需要在一記憶體單元内儘可能多地儲存位元。為有又 效率地使用可用臨限電壓範圍,用 係使其㈣重疊。 彳目錢K函數可以 非揮發性記憶體系統普遍採用Ecc 二α 乃决來克服讀取自一 圮fe體陣列之資料中發生之錯誤。此 貝方法一般依攄一維 碼系統,從要儲存於一記憶體陣列 v 卞Ν Π之輸入資料 額外ECC位元。其他ECC方案可採用— 、 某二 更複雜的方式將輪 126158.doc -10 - 200836201 2貝料映射至輸出資料。該等ECC位it-般連同輸入資料 起儲存纟可單獨儲存。該輸入資料與ECC位元稱後- 起從非揮發性記憶體讀取,且一解碼器同時使用該資料及 元來k查是否存在任何錯誤。在某些情況下,此類 CC位兀還可用於識別一出錯位元。該錯誤位元係接著藉 由改變其狀態(從,,0,,變成T或從,,1”變成”0”)加以校正。將 ECCWi το附著至資料位元並非用以將資料儲存於—非揮發 性記憶體内之前編碼資料之唯一方式。例如,可依據一方 案來編碼資料位元,該方案提供以下變換:00至11 u、01 至1100、10至0011及^至⑻⑼。 圖2顯示儲存於一記憶體系統2〇〇中的輸入資料之一範 例。輸人資料係首先藉由—ECC單元2Gl接收,其包括一 、爲碼器2G3。该輸人貧料可以係要儲存於記憶體系統中 之主機資料或可以係藉由一記憶體控制器產生之資料。圖 2之範例顯示四個輸人資料位元刪。接著,編碼器2〇3使 用編碼方案從該等輸入資料位元計算£CC位元(1111)。 一編碼方案之範例係產生ECC位元,其係用於選定資料位 元群組之同位位元。 接著,將該等輸入資料位元與該等Ecc位元兩者傳送至 一調變/解調變單元205,其包括一調變器2〇7。調變器2〇7 將藉由ECC單元201傳送之數位資料轉換成一其係寫入至 一記憶體陣列209之形式。在一方案中,該數位資料係轉 換成複數個記憶體單元中之複數個臨限電壓值。因而,用 於將數位資料轉換成一記憶體單元中之一儲存臨限電壓的 126158.doc -11 - 200836201 各種電路可視為形成一調變器。在圖2之範例中,每一記 十思體單元可保持一資料位元。因而,每一記憶體單元可在 兩個範圍之一者中具有一臨限電壓,一範圍表示一邏輯 nl’f狀態而另一範圍表示一邏輯”0”狀態,如圖i所示。儲存 一邏輯’’1 ’’狀態的記憶體單元具有小於VD(<VD)之一臨限電 壓而儲存一邏輯"〇,,狀態的記憶體單元具有大於vD(>vD)之 一臨限電壓。單元可程式化並驗證至一高於vD之標稱臨限 電壓’以至少最初確保在程式化至該等二邏輯狀態之單元 f'} 之間存在某較佳間隔。 資料可储存於記憶體陣列209中某時間週期。在此時間 期間,可能會發生各種事件,引起記憶體單元之臨限電壓 變化。特定言之,涉及程式化及讀取之操作可能要求電壓 以影響其他先前程式化單元之一方式施加至字線及位元 線。此類干擾在裝置之尺寸係減小使得相鄰單元之間的交 互作用較明顯之情況下尤其普遍。電荷還可能在較長時間 週期内丟失。此類資料保持失效還可引起資料在讀取時變 ϋ 化。由於此類變化,可能讀出資料位元而具有不同於最初 程式化之資料位元之狀態。在圖2之範例中,一輸入資料 位元211係讀取為具有一小於Vd(<Vd)之臨限值,而其最初 係寫入時具有一大於Vd(>Vd)之臨限值。 吕己fe體單元之臨限電壓係藉由調變/解調變單元中 一解調變器213轉換成資料位元。此係藉由該調變器執^ 之程序的反向程序。解調變器213可包括感測放大器,其 從記憶體陣列209中之一記憶體單元讀取一電壓或電流並 126158.doc -12- 200836201 從該讀取導出該單元之狀態。在圖2之範例中,一具有一 小於vD(<vD)之臨限電壓之記憶體單元提供一解調變輸出 ” 1 ”而一具有一大於Vd(>Vd)之臨限電壓之記憶體單元提供 一解調變輸出”0”。此提供所示的輸出序列11011111。此序 列之第二位元208由於儲存於記憶體陣列2〇9中而出錯。 解調變器213之輸出係傳送至ECC單元2〇1中之一解碼器 215。解碼器215從資料位元與ECC位元決定是否存在任何 錯誤。若存在處於該碼之校正能力内的小量錯誤,則校正 該等錯誤。若存在纟量錯㉟,則其可以係識別但若其處於 該碼之债測能力内則不校正。若錯誤數目超過該碼之偵測 能力,則無法债測到該等錯誤,或可能造成一錯誤校正。 在圖2之範例中’該第二位元中的錯誤係偵測並校正。此 從解碼器215提供一輸出(1001),其與該輸入序列相同。記 憶體系統200之解碼係視為硬輸入硬輸出解碼,因為解碼 器215僅接收表示輸入資料位元與Ecc位元之資料位元, 且解碼器215輸出-校正的資料位^之序列,其對應於輸 入資料位元(或若錯誤|曰榀宜日,丨& 4….
1對應於邏輯”0”之函數係 圖3與4顯 顯不與圖1之 之臨限電壓。 顯示一單一 處藉由實際 ”1”之函數係 在0伏特以下居中。 126158.doc -13- 200836201 圖4顯示一記憶體系統421,其使用一與記憶體系統2〇〇 之資料儲存程序類似的資料儲存程序(使用相同輸入資料 位元與ECC位元),但具有一不同讀取程序。特定言之,代 替簡單決定一臨限電壓是否高於或低於一特定值的係,記 憶體系統421讀取臨限電壓,如圖3所示。將明白不必讀取 實際臨限電壓。可使用其他單元操作之構件來儲存與擷取 資料(例如電流感測)。電壓感測僅用作一範例。一般而 言,臨限電壓指一電晶體開啟之一閘極電壓。圖4顯示一 肩取發生’其比先箣範例k供更詳細的資訊。此可視為一 比圖2之瀆取具有一更咼解析度(及一解析超過用於程式化 之狀態之解析度)之讀取。如先前範例,錯誤發生於讀取 資料中。此處,對應於第二位元及第三位元之讀數出錯。 第二位元及第三位元係邏輯”0”並係藉由程式化一單元以 具有一小於VD之臨限電壓來健存,但該等單元係讀取為具 有臨限電壓0.05伏特及0.10伏特,其係高於Vd(Vd=〇伏 特)。 藉由一系列讀取操作從圖4之記憶體陣列423讀取的原始 電壓係傳送至一調變/解調變單元427中之一解調變器 425。該等原始電壓具有藉由該類比至數位轉換之解析度 所指示之一有限解析度。此處,原始資料係轉換成概率資 料。特定言之,將各單元讀數轉換成一對應位元係一或零 之概率。來自該記憶體陣列之該系列讀數(〇 75、〇 〇5、 〇·1〇、0.15、1.25、1.0、3.0及0.5伏特)不僅可指示單元之 狀態’而且還可用於提供關於該狀態的確定程度。此可表 126158.doc -14- 200836201 不馮便用一特定位元程式化一記憶體單元之一概率。因 而接近〇伏特之讀數可提供低概率值,而愈遠離〇伏特之 項數提供愈高概率值。所示概率值係對數概率比(以下所 詳細解釋)。此對於在一邏輯0狀態之單元提供負數,而對 於在一邏輯丨狀態之單元提供正數,數字量值指示正確識 別狀態之概率。第二概率值及第三概率值(01、0·2)指示 1^輯1 。第一值及第三值指示相當低的概率。
將概率值傳送至一 ECC單元43丨中之一解碼器429(在一 二It況下,從原始值獲得概率值可視為在該解碼器内執 订)。ECC單還包括編碼器432。該解碼器429對概率 值執行解碼操作。此_解碼器可視為_軟輸人解碼器。一 °軟輸入係扣一輸入,其包括關於要解碼資料之某 口口質身訊。提供作為_軟輸人之額外資訊—般允許一解碼 器獲得更佳結果。-解碼器可錢—軟輸人來執行解碼計 异以提供計算概率值作為-輸出。此係視為-軟輸出且此 碼器係視為—軟輸人軟輸出_0)解碼ϋ。此輸出可 接著再次用作對該SIS〇解碼器之輸“迭代該解碼並改良 結果。一_解碼器可形成一更大解碼器之部分,該更大 解碼器提供一硬輸出至另一單 平兀解碼态一般提供較 效能,且在某些情況下可提供比硬輸人硬輸出解碼更佳 的效能。特^言之,對於相同的附加項量(ECC位元之數 目),一 SISO解碼器可提供f 诙供更大的錯誤校正能力。為有效 率地使用一 SISO解碼器,可眚浐 A 了實轭一適當編碼/解碼方案且 解調變係調適以有效率地獲得一 ^ ^ 孕人輸入,而沒有過多複雜 126158.doc -15- 200836201 性且不需要過多時間用於從記憶體陣列讀取資料。
C c 在-具體實施例中,用於一SIS0解碼器之一軟輸入係藉 由使用-解析度在-非揮發性記憶體陣列中讀取資料來^ 供,該解析度解析比用於程式化該記憶體之狀態更大數目 的狀態。因而,可藉由將一記憶體單元程式化至兩個臨限 電壓範圍之-者來寫入資料並隨後藉由解析三個或更多臨 限電[範圍來项取。一般而言,用於讀取之臨限電壓範圍 之數目將係用於程式化之臨限電a範圍之數目的數倍(例 如,多達兩倍)。然而,並非永遠為該情況。 -ECC單元可形成為—專用電路或此功能可由__控制哭 中的_來執行。-般而言,一控制器係-特定應用積體 電路(ASIC)’其具有被設計用於特定功能(例如ECC)之電 路並還具有動體來管理控制器操作。因而,一編碼器/解 碼器可藉由記憶體控制器中之一硬體及動體組合來形成。 或者,-編碼器/解碼器⑽單元)可位於該記憶體晶片 上。該等調變/解調變單元可能在—記憶體晶片上、在一 控制器晶片上、在一分離晶片或某組合上。一般而言,一 調變/解調變單元將包括該記憶體晶片上之至少某歧組件 ⑽如連接至一記憶體陣列之周邊電路)。儘管圖4指示臨限 電麼係讀取至-高解析度(_類比讀取),所選擇之解析度 M 干因素’包括所使用之非揮發性記憶體 的類型。 圖5顯示ECC單元431(尤其係解碼器㈣)的更詳細視圖。 解碼器俗包括-咖解碼器功與一軟硬轉換器別。 126158.doc -16- 200836201
咖解碼器—般接受原始概率資料,並在該原始概率資料 上執行ECC計算以提供計算概率資I料算概率資料可 視為-軟輸出。在許多情況下,接著提供此類軟輸出作為 對该SISO解碼器之一輸入,使得執行一第二解碼迭代。— SISO解碼器可執行連續迭代,直至獲得至少—預定條件。 例如,m件可能係所有位元均具有n特定最 小值之概率。—預定條件還可以係概率值之—集合(例如 一平均概率值)。-敎條件可能係從—迭代至下一迭代 之結果的收斂(即保持迭代,直至幾乎不存在從額外迭代 之改良)…狀條件可以係完成預定數目次的迭代。還 可使用此等條件之組合1碼係❹諸中之__編碼圖案 來執行,it圖案係在儲存f料之前藉由編碼器432在資料 上執行編碼之結果。編碼器432與解碼器429兩者皆係視為 ECC單元431之部分。 … 有效率的解碼取決於具有一適當編碼/解碼方案。已知 各種方案係用於以適合於隨後以— sis〇解碼器(例如咖 解碼器叫解碼之-方絲編碼資料。編碼/解碼方案包括 但不限於渦輪碼、產品碼、BCH碼、李德.所羅門雜时 Solomon codes)、迴旋碼(參見美國專利申請案第 1"383,401號與第11/383,4〇5號)、$明碼及低密度同位檢 查⑽PC)碼。LDPC碼與㈣碼及其可如何與謂解碼一 起使用的詳細說明係提供於2〇〇6年9月28日申請之標題為 非揮發性記憶體之軟輸入軟輸出解碼器,,的美國專利申請 案第11/536,286號與標題為|,非揮發性記憶體之軟輸入軟輪 126158.doc -17- 200836201 出解碼的方法"的美國專利申請案第U/536,327號中。
在某些情況下,可關旌I 、错由— ECC解碼器實施之校正來 集統計。可將此類統計用於調整_記憶體陣列之操作參 * 6年9月28曰申清的美國專利申請案第^ "別,go號 2第⑴536,372號說明具有調整的操作參數之非揮發性記 fe體系統及用於調整此類參數的方法。
可進行調整的—非揮發性記憶體之-操作參數之-範例 係程式化記憶體狀態之間之_區別電a。圖權示針對程 式化至邏輯1與知式化至邏輯G的單元之讀取臨限電壓的概 率函數635a、635b。一第一區別電壓Vd係顯示於提供大量 錯誤之-位置,因為任何具有一高於%之臨限電壓的單元 皆係視為程式化至邏輯〇,即使如圖6所示,此一單元實際 上係程式化至邏輯i的概率仍較為顯著。使用ν〇作為二 別電壓意味著大量單元係讀取為處於邏輯〇,儘管其係程 式化至邏輯i。-般藉由Ecc來校正此類資料位元。程式 化至邏輯〇之一單元將係讀取為具有邏輯丨的概率極低,故 此類位元之ECC校正較為罕見。因而,此情況中之一ECC 解碼器會執行0至1校正多過丨至〇校正。 第一區別電壓vD’係顯示於該邏輯丨函數與該邏輯〇函 數父又之一臨限電壓。因而,在一單元具有一之臨限 電壓之處,該單元係程式化至邏輯丨與程式化至邏輯0的概 率相等。此係一區別電壓的最佳位置。即使該區別電壓處 於VD’,仍存在一定的一單元之臨限電壓將指示錯誤邏輯 狀態的概率。然而,概率較低並且隨後讀取為具有邏輯i 126158.doc -18- 200836201 的程式化至邏輯〇之單元數目等於隨後讀取為具有邏輯0的 程式化至邏輯1之單元數目。當一區別電壓不在其最佳值 時(例如處於VD),可能需要調整該區別電壓以使其處於其 最佳(例如VD’),或至少使其更接近其最佳值。彳貞測一區別 電壓不在其最佳值之一方式係藉由一 ECC解碼器對於對應 於該區別電壓之各側上的記憶體狀態之位元的校正。 一 ECC解碼一般可從在該區別之各側上的邏輯狀態之間 進行的校正之數目來指示一區別電壓是否位於一最佳位 置。若一區別電壓不在其最佳位置,則該ECC解碼可指示 (從來自該區別電壓之各側上之狀態的校正之數目)應移動 該區別電壓的方向。ECC解碼還可由從較高狀態(在此範例 中係邏輯0)至較低狀態(在此範例中係邏輯1)之校正比較從 較低狀態至較高狀態之校正的個別數目來指示應移動一區 別電壓的量。可將適合電路用於從使用初始區別電壓讀取 之資料的ECC校正來決定是否應調整區別電壓。若要進行 此類凋整,則該等電路可指示其應係調整的方向並還可實 施其應係調整的量。 儘管圖6僅顯示表示一儲存資料位元的兩個程式化狀 態,但在某些組態中可將記憶體單元程式化至表示一個以 上儲存資料位元的三個或更多狀態。圖7八顯示一記憶體單 兀之一臨限電壓範圍(臨限窗)係分成個別表示程式化狀態 的八個子範圍的範例。三個資料位元係儲存於此-單元 中。在比較該單元之臨限電壓與七個區別電壓Va至Vg之一 第一碩取傳遞(R1)期間,該單元係讀取為處於該等八個子 126158.doc -19- 200836201 範圍737a至h之一者中。該等區別電壓%至Vg位於預期針 對相鄰狀態之概率函數將交叉之處。除比較該單元之臨限 電壓與該等區別電壓Va至Vg以外,還在一第二讀取傳遞 (R2)中比較該臨限電壓與中間電壓¥11至V〇。該等中間電麼
Vh至Vo處於區別電壓Va至Vg之間並在該第一讀取傳遞ri 之各子範圍737a至737h内提供進一步解析度。一第三讀取 ‘ 傳遞(R3)係使用額外中間電壓Vp至Vee加以執行,該等額 外中間電壓進一步在子範圍73化至11内解析。在某些情況 (S 下,還可執行更多的讀取傳遞以實現一高解析度。可將兩 個或更多讀取傳遞之結果用於提供具有一高解析度的一記 憶體單7L之一臨限電壓。此可以係視為一種類比至數位轉 換之形式。可將各讀取之結果鎖存於暫存器中,其係形成 為該記憶體陣列的周邊電路。當已執行所有必要的讀取 時,將該等暫存器之内容用於提供一臨限電壓值(或等效 物),其係傳送至其他電路,例如一ECC解碼器。或者,可 將從各讀取之一輸出從一記憶體晶片傳送至別處的電路 ° (例如一控制器八批中),其中執行類比至數位轉換。由於 效率考慮,# it此類資料可與進一步讀#並聯進行。 , 在某些記憶體系統中,可回應ECC校正進行其他調整。 例如,在使用一查詢表來將臨限電壓與機率值(與特定位 元相關聯)相關之處,可調整該查詢表以平衡不同狀態之 間的校正之數目。因而,臨限電壓與機率之相關係依據 ECC校正之觀察而動態更新。 如圖6之二狀態記憶體單元’可調整圖7a之範例中的區 126158.doc -20- 200836201 Γ 別電壓以平衡相鄰狀態之間的校正β例如,可調整—區別 電壓Vc以使得從該100狀態至該1〇1狀態之校正數目與從該 ΗΠ狀態至該1〇0之校正數目更為相等。—般而言,在該等 區別電壓係調整之處,該等第二讀取傳遞R2與第三讀取傳 遞R3之中間電壓亦係調整。一般而言,此類中間電壓係以 -圖案配置以獲得關於該單元之臨限電壓的有用資訊。可 將此類資訊用於提供關於該記憶體單元之狀態的機率值。 執行諸如R1、R2及R3之類的分離讀取傳遞並不總是必要 的且在某些情況下-單-序列之電壓比較係執行為包括區 別電壓與中間電壓之-單-讀取。在另一範例中,可執行 一二進制搜尋。 因為在圖7A之範例中存在兩個以上的記憶體狀態,故藉 由ECC之校正及此類校正之分析可能更複雜。僅監視從i 至〇與從〇至丨的位元之校正數目—般不夠。對於每一翠元 二個位70 ’ 1至〇校正多於⑷校正可能意味著一區別電壓 在某些情況下應係增加或在其他情況下應係減小,取決於 :元至記憶體狀態的映射。例如,為調整1〇〇狀態與ι〇ι狀 態之間的區別電壓’僅需要考慮該最低有效位元的校正, 因為其他位元針對此笤壯能 寻狀匕、兩者係相同的。從0至1之校正 數目间於攸1至0之杈正數目(針對單元中之最低有效位元 具有如更高位元之1盥〇)丌社一 〃 了札不臨限電壓Vc過高並應係降 -、先單70可相對於用於表示校正位元與未校正位元 之記憶體狀態來追蹤校正以便進行適當調整。 圖*1 丁配置於區別電壓Vreadn周圍的中間讀取電摩 126158.doc 200836201
VI至V6之一圖案的範例。特定言之,圖7B顯示在Vreadn 之各侧上一電壓差δ處的中間電壓卩丨與¥2,在Vreadn之各 側上一電遷差2δ處的中間電壓V3與V4及在Vreadn之各側 上一電壓差3δ處的中間電壓V5與V6。可按如圖7A的增加 解析度之讀取來將一單元之臨限電壓與Vreadn及V1至V6 相比較,或可按增加或減小電壓之順序或按任一其他方便 的順序進行比較。一般而言,在Vreadn係調整以平衡相鄰 狀態之間的ECC校正之處,將因此調整中間電壓¥1至¥6以 保持從Vreadn的相同偏移。 可依據藉由一 ECC解碼器進行之校正在任一方向上進行 區別電壓之凋整。gj而,與一特定程式化狀態相關聯的臨 限電壓範圍可以係加寬或變窄並可在電壓上向上偏移或在 電壓上向下偏移。—般而言,在快閃記憶體中針對一特定 程式化狀悲的概率函數對於記憶體使用而變得更寬。圖$ 』不針對相同單元的兩個概率函數83%至83外,函數 顯不與限電壓Vt成函數關係的概率之壽命分佈之開端, 而函數8山39b顯示與臨限電壓%成函數關係的概率之壽命分 :之末:如所不’壽命分佈之開端83%比壽命分佈之末 端—)將明白,來自記憶體單元的真實資料顯示與圖 /刀佈類似的分佈,其中y軸指示以不同臨限電壓讀 取的單元數目。在本說明中將概率用於y軸。電“ 圖 9A與 ; 士 * '、在一記憶體係使用時處理與程式化4 ρ 體狀態相關聯的恤Ϋ 〃枉式化5己k 關聯的概率分佈之加寬之 記憶體之壽命的旦如t 口从‘項不在该 早功與四個程式化狀態相關聯的四個 126158.doc -22- 200836201 分佈941&至(1。區別電壓乂7、乂8及乂9位於分佈941&至(1之 間。圖9A顯示在相鄰分佈94la至d之間無顯著重疊,從而 指示在此情況下一較大容限係使用且錯讀一單元的機會較 低。 圖9B顯示在該單元已經歷若干記憶體操作(例如讀取、 程式化及抹除)之後於該記憶體之壽命的較晚階段與相同 單元的相同四個程式化狀態相關聯的概率分佈943&至d。 該等分佈943a至d與分佈94la至d相比已變寬並顯示一定重 疊使得可能存在錯讀儲存資料之一顯著概率。區別電壓V7 至V9係用於區別記憶體狀態之間,如前所述。因而,記憶 體狀態仍係映射至相同的臨限窗(V10至VII),且個別記憶 體狀態仍係映射至臨限窗VI0至VII内的相同子範圍。在 分佈繼續變寬之處,於某一點從該記憶體讀取之資料中的 錯誤數目超過一 ECC解碼器的能力而該記憶體不再可用。 在此範例中,將區別電壓V7至V9最初設定於提供比所需 更大之容限的位準。此在整個記憶體之壽命中使用一臨限 窗V1 0至V11。然而,使用此較寬臨限窗可能不必要地給 該記憶體施加應力,因為需要較高的電壓來將記憶體單元 程式化至較高的臨限窗,例如V9與VII之間。
圖10A與10B顯示在該記憶體之壽命中最初使用一較小 臨限窗V15至V16而稍後使用一較大臨限窗vl5,至νΐ6»的替 代性配置。最初,記憶體單元狀態係映射至一較窄的臨限 窗(總臨限電壓範圍)V15至V16而隨後其係映射至一更寬的 臨限窗(總臨限電壓範圍)VI 5,至V16,。圖10A顯示比圖9A 126158.doc -23 · 200836201 之類似ό己體狀悲941 a至d更靠近在一起的四個記憶體狀 態之概率函數1045a至d。此係程式化至配置以更靠近在一 起的目標電壓的結果。一程式化目標電壓係在一程式化操 作期間一 d板、體單元係驗證為實現的記憶體單元臨限電壓 (一般而言,一旦一記憶體單元係驗證為達到該目標電 壓’便禁止該單元之進一步程式化,同時其他單元係進一 步程式化)。程式化目標電壓(尤其係該最高程式化目標電 壓)低於圖9A中之目標電壓,故可減低程式化電壓(例如在 NAND記憶體中分別供應至選定與未選定字線的^,與 Vpass)。區別電壓V12至V14在讀取期間針對各記憶體狀態 定義更窄的臨限電壓子範圍。因而,記憶體狀態係映射之 臨限窗V1 5至V16在此範例中比臨限窗V1 〇至V11窄。 在該記憶體已使用一段時間之後,概率函數變得更寬, 從而導致圖10B之概率函數i〇47a至d。因而,若程式化目 標電壓與區別電壓仍保持相同,則會發生概率函數之間的 較高重疊程度並會引起大量錯誤。為克服此問題,圖丨〇B 顯示調整的區別電壓V12’至V14’,其間隔寬於區別電壓 V12至V14之間隔。記憶體狀態係映射至圖丨〇b中之臨限窗 (VI 5’至VI6’),其比早先相同記憶體狀態係映射的臨限窗 (¥15至¥16)寬。因而,圖1〇八與1〇8之記憶體藉由增加記 憶體狀態係映射之總臨限電壓範圍來針對個別記憶體狀態 補償變寬的概率分佈。此方案之一優點係在該記憶體之壽 命的早期更低電壓係用於程式化與讀取而此等更低電壓為 進行讀取與程式化的記憶體單元提供更小的應力。此類減 126158.doc -24- 200836201 低的應力可減緩兄憶體單元的磨損並增力口產品壽命。將記 ί思體狀I重新映射至臨限窗可包括調整程式化目標電壓以 及項取電麼。程式化目標電壓隨著該記憶體系統走過其壽 命而更寬地間隔。 圖10Α與10Β顯示在讀取操作期間使用的區別電壓νΐ2至 V14與V12’至V14,,$過亦可使用其他讀#電壓來提供一 更高解析度的讀取,其在與記憶體狀態相關聯的臨限電壓 子範圍内解析,如上所述。_般而言,程式化目標電壓與 讀取電壓皆可依據一預定方案一起調整或可以回應方式個 別地調整,例如回應來自一Ecc解碼器之資訊。調整可在 整個記憶體之壽命中以較小增量發生或在該記憶體壽命期 間僅發生有限次數。在-範例中,讀取電壓與程式化目標 電壓係回應資料品質是否處於一臨限位準之一決定來增加 預定量。例如,該臨限位準可取決於所需校正數目、藉由 一反覆式解碼器之反覆次數或在執行一高解析度讀取^針 對記憶體狀態之機率值。 在另一範例中,可回應所執行的臨限數目次抹除操作來 進行調整。在針對各區塊保持一抹除計數之處,針對該區 塊之程式化與讀取電壓可在達到—特定抹除計數時予=改 變。在此一系統中,不同區塊使用不同程式化與讀取電 壓,且該記憶體系統使用下列方式來持續追蹤何區塊已調 整電壓··使用該區塊内之附加項位元;或藉由該控制器: 持之一表;或以使用一專用電路、該控制器之—部分或其 他適合結構之某種其他適合方式。此一系統不必具有決定 126158.doc -25- 200836201 資料品質之一 ECC解碼器。 可在一記憶體之壽命内一起改變讀取電壓與程式化目標 電壓然而,可對頃取電壓進行一些改變而不改變目標電 塗例如’可對區別電壓進行改變以平衡相鄰狀態之間的 錯誤校正,其中校正之總速率係可接受的。 一般而言,當調整一讀取電壓時,其保持於該調整電壓 直至進行一隨後調整。然而,在一些情況下,可能需要在 讀取電壓中進行-暫時調整。例如,纟資料係從一記憶體 碩取並發現品質較差(例如藉由Ecc指示之低機率值或一較 高的錯誤數目)之處,可以藉由該較差品質資料之ECC校正 所決疋之一方式來調整一或多個讀取電壓並可再次讀取該 貝料。此可允許獲得較佳品質資料以使得可以解碼該資 料。然而,可能不必將此類讀取電壓保持於其調整位準。 此方案可用於從一記憶體擷取以其它方式不可擷取資料。 一般而言,接著將此類資料重新寫入至另一位置以使其不 進一步劣化。接著可抹除該原始區塊。此可以係藉由一記 憶體控制器實施之一擦除操作之部分或可作為一常規讀取 操作之部分發生(例如回應一主機讀取命令)。程式化目標 電壓一般在此種調整期間保持不變。美國專利第5 6 5 7 3 3 2 與6,751,766號中給出錯誤處理之範例。 圖11顯不依據本發明之一具體實施例之一記情、體系统 1149 ’其包括具有一 ECC編碼器1153、一 ECC解碼5| 1155 及一統計單元1157之一 ECC模組1151。該統計單元1157收 集關於藉由該ECC解碼器1155實施之校正的統計資訊。該 126158.doc -26- 200836201
聊解碼器1155可包括,◦解碼器或-硬輸人硬輸出解 馬-或可包括兩者。在—範例中,一 sis〇解碼器应一硬 輸入料出解碼器串連(該統計單元可收集關於藉由、兩個 解碼盗解碼的統計)。可制兩個編碼方案,例如用於 SISO解碼之—LDPC碼與用於硬輪入硬輸出解碼之一職 碼。該統計單元可收集統計資料,其指示該資料之總品質 亚遥可指示藉由該ECC解碼系統實施之校正數目,或可指 不不同記憶體狀態之間的校正比率。該統計單元之一輸出 係提供至一調變/解調變電路1161中之一調整單元11M。 該調整單元1159對藉由-調變器1163在將f料程式化至一 記憶體陣列1167中所使料操作參數(例如針對特定紀憶 體狀態之目標電壓)與#由一解調變器1165在從該記憶體 陣列1167讀取資料中所使用的操作參數(例如讀取電壓)進 行適當改變。 上述各種範例參照快閃記憶體。然而,各種其他非揮發 性記憶體目前在使用巾且本文所述技術可應用於任一適當 非揮發性記憶體系統。此類記憶㈣、統可包括(但不限於田) 基於鐵電儲存器(FRAM或FeRAM)之記憶體系統、基於磁 阻儲存器(MRAM)之記憶體系統及基於相變(pRAM或 "OUM"("相變化記憶體"))之記憶體。 本文參照之所有專利、專利申請案、文章、書籍、說明 書、其他公開案、文件及事物由於所有目的全部以引用方 式併入本文中。在任何併入之公開案、文件或事物與本文 件之正文間之一術語之定義或使用之任何不一致或衝突之 126158.doc -27- 200836201 範圍内,應優先採用該術語在本文件中之定義或使用。 雖然已就特定較佳具體實施例而說明本發明之各種態 樣,但是應明白本發明有權在所附申請專利範圍之全部範 疇内受到保護。 【圖式簡單說明】 圖1顯示在一非揮發性記憶體中程式化至一邏輯!狀態及 一邏輯〇狀態之單元之臨限電壓之概率函數,包括用2區 別邏輯1與邏輯〇狀態之一電壓VD。 囷2 ,、、、員示圯十思體系統之組件,其包括一記憶體陣列、 調變器/解調變器電路及編碼器/解碼器電路。 圖3顯示程式化至一邏輯丨狀態及一邏輯〇狀態之單元之 項取臨限電壓之概率函數,顯示臨限電壓值。 圖4顯示一記憶體系統之組件,其包括一記憶體陣列、 調變器/解調變器電路及編碼器/解碼器電路,一解調器變 提供概率值至一解碼器。 圖5顯示一ECC單元,其具有一軟輸入軟輸出(SIS〇)解 碼器。 圖6顯示具有兩個範例性區別電壓之一記憶體單元之一 邏輯1狀態與一邏輯〇狀態的概率函數。 圖7A顯示八個記憶體狀態之概率函數,表示三個資料位 元’使用三個讀取傳遞提供記憶體狀態之間的區別與記憶 體狀態内的額外解析度。 圖7B顯示包括一區別電壓與額外讀取電壓之讀取電壓在 4 £別電壓之各側上以增量方式之一範例性配置。 126158.doc -28· 200836201 圖8顯示針對記憶體單元狀離 狀L之一概率函數如何隨著該 記憶體係使用而改變,該概率分佈隨著使用變得更寬。 圖竭示於記憶體壽命之—較早階段四個記憶體狀態與 解析該些狀態之區別電壓的概率函數。 圖9B顯示於記憶體壽命之一較晚階段具有相同區別電壓 • 的圖9A之四個記憶體狀態的概率函數。 . 圖1 0A顯不依據區別電壓比先前範例更緊密地間隔之另 一具體實施例的於記憶體壽命之一較早階段四個記憶體狀 [) 態之概率函數。 圖10B顯示於記憶體壽命之一較晚階段具有比圖10 A之 區別電壓間隔更寬的調整區別電壓的圖丨〇A之四個記憶體 狀態的概率函數。 圖11顯示包括一 ECC解碼器、收集關於藉由該ECC解碼 器之校正的統計資訊及回應來自該統計單元之一信號調整 操作參數(例如讀取電壓或程式化目標電壓)之一調整單元 的記憶體系統。 I^ 【主要元件符號說明】 200 記憶體系統 201 ECC單元 203 編碼器 205 調變/解調變單元 207 調變器 208 第二位元 209 記憶體陣列 126158.doc 200836201
ί 211 輸入資料位元 213 解調變器 215 解碼器 421 記憶體系統 423 記憶體陣列 425 解調變器 427 調變/解調變單元 429 解碼器 431 ECC單元 432 編碼 532 SISO解碼器 534 軟硬轉換器 635a 概率函數 635b 概率函數 737a 子範圍 737b 子範圍 737c 子範圍 737d 子範圍 737e 子範圍 737f 子範圍 737g 子範圍 737h 子範圍 839a 概率函數/開端 839b 概率函數/末端 126158.doc -30- 200836201 941a 概率分佈 941b 概率分佈 941c 概率分佈 941d 概率分佈 943a 概率分佈 943b 概率分佈 943c 概率分佈 943d 概率分佈 1045a 概率函數 1045b 概率函數 1045c 概率函數 1045d 概率函數 1047a 概率函數 1047b 概率函數 1047c 概率函數 1047d 概率函數 1149 記憶體系統 1151 ECC模組 1153 E C C編碼 1155 ECC解碼器 1157 統計單元 1159 調整單元 1161 調變/解調變電路 1163 調變器 126158.doc -31 - 200836201 1165 解調變器 1167 記憶體陣列 Ο 126158.doc -32

Claims (1)

  1. 200836201 十、申請專利範圍: 1 · 一種管理一快閃記情骹鱼 u骽陴列之方法,其包含: 於一望_木 ° 人將圮憶體單元之複數個記憶體狀態映 射至一第一臨限窗,1 ^ ^ τ该複數個記憶體狀態之個別記 憶體狀態係映射至該第 、一# 別王邊弟臨限窗之子範圍;以及 二帛χ冑該讀體單元之該複數個記憶體狀態 • 映射至一第二臨限窗,盆中兮、㊂私, > 八中δ亥複數個記憶體狀態之個別 吞己憶體狀態係映射至哕筐_ ★ 耵至忒弟一臨限窗之子範圍,該第二臨 ( 限_比該第一臨限窗寬。 :東項1之方法’進一步包含藉由解析該第一臨限窗 該第二臨限窗之該等子範圍並在該等子範圍内額外進 行解析來讀取該記憶體單元。 1如π求項2之方法’進—步包含將該讀取之結果提供至 :軟輸入軟輸出解碼器’其使用該讀取之該等結果作為 -軟輸入以依據一編碼方案計算一軟輸出。 4 ·如明求項3之方法,甘中你· 丘丨= 、 ^ 八中從映射至該第一臨限窗到映射 Ij 至該第二臨限窗的改變係回库由兮私仏λ从认 夂T 口應田泛軟輸入軟輸出解碼器 獲得之資訊。 5 ·如請求項1之方法,盆中你映斛 • ^ Τ伙映射至該第一臨限窗到映射 二該第二電壓範圍之改變係回應該快閃記憶體陣列之— 部:’其包含抹除讀超過—敎絲的記憶體翠元。 6’如睛求们之方法’其中該快閃記憶體陣列係在一可卸 除式記憶卡中,其包括—記憶體控制器與4於連接至 一主機之介面。 126158.doc 200836201
    如請求項1之方法 臨限電壓範圍之一 記憶體狀態之該第 下限。 ,其中對應於一記憶體狀態之該第二 子範圍的上限與下限不同於對應於該 -臨限電壓範圍之-子範圍的上限與 8. 種從一快閃記憶體陣列讀取資料之方法,其包含
    藉由比較複數個記憶體單元之臨限電壓與第一預定“ 壓,從該記憶體陣列讀取第一資料位元; 疋電 在— ECC解碼器中解碼該等第一資料位元;以及 後藉由比較記憶體單元之臨限電壓與第二預定電 壓,從該複數個記憶體單元讀取第二資料位元,該2第二預定電壓係從在該ECX:解碼时執行之該等第二資料 位元之該解碼加以決定。 、^ 9.如請求項8之方法’其中該咖解碼器係―軟輸入解碼器。
    10·如請求項8之方法,其中該等第一預定電壓包括一第一 區別電壓’其區別一第一程式化記憶體狀態鱼 式化記憶體狀態。 ~弟-私 11·如請求項10之方法,其中該等第二預定電壓包括一第二 區別電壓,其區別該第一程式化記憶體狀態與該第二程 式化》己隐體狀態,該弟二區別電壓係從該第一程式化記 憶體狀態與該第二程式化記憶體狀態中之資料的EC。校 正加以決定。 12·如請求項丨丨之方法,其中該第二區別電壓經選擇以平衡 藉由該ECC解碼器從該第一程式化記憶體狀態至該第二 126158.doc 200836201 耘式化記憶體狀態之校正數目與藉由該ECC解碼器從該 第一程式化記憶體狀態至該第一程式化記憶體狀態之校 正數目。 13.如明求項8之方法,其中該等第二預定電壓包括一比該 等第一預定電壓之任一者高之電壓。 14·如明求項8之方法’進一步包含使用第一複數個目標電 壓來將該等第-資料位元程式化至該記憶體陣列,且隨 後調整該第一複數個目標電壓。 15 · -種f理包括程式化至各種臨限電壓之記憶體單元之一 快閃記憶體陣列的方法,其包含: 糟由將-記憶體單元之臨限電壓識別為處於個別地對 應於記憶體狀態之複數個第一臨限電壓範圍之一者内, 2該等第一臨限電壓範圍之若干者内進行額外解析來 項取該記憶體單元,以提供—輸出; 使用一軟輸入軟輪出醢 _ 卜翰出解碼為在遠記憶體單元之該輸出 上執行ECC校正; 隨後抹除與程式化該記憶體單元;以及 後精由將該記丨备濟I _ 地對u體早几之臨限電壓識別為處於個別 地對應於该等記憶體狀態 一者内來讀取該記Μ單數個弟4限電壓範圍之 圍之該一者且有 7^ 5亥禝數個第二臨限電壓範 -校正而定、義::, 16·如請求項15之方法 万居,其中該限制經選擇以孚俺.呈古六 该限制之任一側上處於 千衡在八有在 、一。限電壓範圍内之臨限電壓 126158.doc 200836201 之單元中之資料的校正。 17_如請求項15之方法,其中該限制高於該等第一臨限電壓 範圍之一者之一對應限制。 18·如巧求項15之方法,其中該等第三臨限電_圍之個別 臨限電Μ範圍比該等第_臨限電壓範圍之個別臨限電壓 範圍寬。 • I9·如巧求項15之方法,其中對應於一記憶體狀態之該複數 個第二臨限電壓範圍之一個別臨限電壓範圍比對應於該 f 記憶體狀態之該複數個第-臨限電壓範圍之該個別臨限 電壓範圍延伸得更高。 20.如4求項19之方法,其中該個別電壓範圍比對應於該記 憶體狀恶之該複數個第一臨限電壓範圍之該臨限電壓範 圍寬。 21· —種管理一快閃記憶體陣列之方法,其包含: 在一第一模式中,將複數個記憶體單元程式化至第一 複數個目標電壓,該第一複數個目標電壓之個別目標電 t 壓對應於記憶體狀態; 在該第一模式中’藉由比較該複數個記憶體單元之臨 • 限電壓與第一複數個區別電壓來讀取該複數個記憶體單 元,以決定個別單元之記憶體狀態; 隨後在一第二模式中,將該複數個記憶體單元程式化 至第一複數個目標電壓,該第二複數個目標電壓之個別 目標電壓對應於該等記憶體狀態;以及 在該第二模式中,藉由比較該複數個記憶體單元之臨 126158.doc 200836201 限電壓與第二複數個區別電壓來讀取該複數個記憶體單 元’以決定個別單元之記憶體狀態。 22·如請求項21之方法,其中對應於一特定記憶體狀態之該 第二複數個目標電壓之一個別目標電壓大於對應於該特 定記憶體狀態之該第一複數個目標電壓之一個別目標電 • 壓。 , 23·如請求項21之方法,其中該第二複數個區別電壓係從該 第一複數個區別電壓個別地偏移。 (x 24·如請求項21之方法,其中該第二複數個區別電壓在比該 第一複數個區別電壓更大的電壓範圍上延伸。 25· —種快閃記憶體系統,其包含: 一快閃記憶體陣列,其包括程式化至複數個程式化狀 態的複數個記憶體單元; 一讀取電路,其係連接至該記憶體陣列,該讀取電路 在一第一模式中比較一記憶體單元臨限電壓與第一複數 個預定電壓以區分該複數個程式化狀態,並在一第二模 式中比較該記憶體單元臨限電壓與第二複數個預定電壓 以區分該複數個程式化狀態,該第二複數個預定電壓之 • 最南電壓係高於該第一複數個預定電壓之最高電壓。 26.如請求項25之快閃記憶體系統,進一步包含一程式化電 ~ 路。 27·如請求項26之快閃記憶體系統,其中該程式化電路:在 该第一模式中將單元程式化至個別地對應於程式化狀態 的第一複數個目標電壓;及在該第二模式中將單元程式 126158.doc 200836201 化至個別地對應於程式化狀態的第二複數個目標電壓。 M·如請求項27之快閃記憶體系統,進一步包含保持一記 錄,其指示該記憶體陣列之一部分是否係在該第一模式 中或在該第二模式中被程式化。 29.如請求項27之快閃記憶體系統,其中該第二複數個目標 電壓之該最高電壓高於該第一複數個目標電壓之該最高 電壓。 3〇·如請求項27之快 電壓之間隔係寬於該第一複數個目標電壓之間隔寬。 31.如請求項25之快閃記憶體系統,其中該讀取電路進一步 在該複數個程式化狀態之個㈣態内進行區分,以提供 關於早元狀態之機率資訊。 3 2 ·如請求項2 5之快閃記情艚糸 輸出解碼器。己匕體糸統’進—步包含一軟輸入軟 33:::==閃!憶體系統’其中該快閃記憶體系統 -模;改ί:二軟輸出解碼器產生之-信號來從該第 杈式改變至該第二模式。 34. 如請求項25之快閃記憶體系統,進… 指示器,且其中杏^ ^ δ未除計數 八〒*精由該抹除計數指 計數超過-預定值時,該:保持之-抹除 改變至該第二模式。 己巴體糸統從該第―模式 35. 如請求項25之快閃記憶體系統 係在具有-主機介面之中錢閃記憶體系統 36· —種快閃記憶體系統,其包含: 〒 126158.doc 200836201 m陣列,其包括複數個非揮發性記憶體單元; 一聊解喝器,其解碼來自該記憶體陣狀資料,·’ 口貝取電路,其係、連接至該記憶體陣列,言亥讀取電路 比較一記憶體單元之—臨限電μ與至少-預定電壓,以 決定該記憶體單元之一程式化狀態;以及 口周整電路’其回應來自該Ecc解碼器之資訊而增加 或減小该至少一預定電壓。 37·如明求項36之快閃記憶體系統,其中該ecc解碼器係一 軟輸入軟輸出解碼器。 如月长員37之陕閃§己憶體系統,其中該讀取電路將一軟 輸入&供至该軟輸入軟輸出解碼器。 •如明求項36之快閃纪憶體系統,其中該讀取電路比較該 臨限電壓與兩個預定電壓,該兩個預定電壓定義與該程 式化狀態相關聯之一臨限電壓範圍,而該調整電路加寬 该臨限電壓範圍。 40. 如請求項36之快閃記憶體系统,進一步包含一程式化電 路,其將該複數個非揮發性記憶體單元程式化至複數個 目標電壓。 41. 如請求項36之快閃記憶體系统,其中該調整電路回應來 自該ECC解碼器之資訊而增加或減小該複數個目標電壓 之至少一者。 42·如明求項41之快閃記憶體,其中該調整電路增加該複數 個目標電壓,並一起增加該至少一預定電壓。 43. —種快閃記憶體系統,其包含: 126158.doc 200836201 一快閃記憶體單元陣列; 一軟輸入軟輸出解碼器; L該記憶_列並提供-輸入 該讀取電路在一第一模式中 電壓與第一複數個預定電壓 ,並在一第二模式中比較該 第二複數個預定電壓以區分 二複數個預定電壓之最高電 電壓之最高電壓,該第二複 入軟輸出解碼器執行之校正 Ο 44. 45. I, 46. 47. 一讀取電路,其係連接j 至該軟輸入軟輸出解碼器, 比較一記憶體單元之一臨限 以區分該複數個記憶體狀態 記憶體單元之該臨限電壓與 該複數個記憶體狀態,該第 壓係尚於該第一複數個預定 數個預定電壓係藉由該軟輸 加以決定。 ’其中該快閃記憶體系統 裔執行之校正,從該第一 如請求項43之快閃記憶體系統 回應藉由該軟輸入軟輸出解碼 模式改變至該第二模式。 如請求項43之快閃記憶 路’其將快閃記憶體單 體系統,進一步包含一程式化電 元程式化至目標電壓。 月求項45之快閃記憶體系統,其中該程式化電路:在 4第一模式中將複數個快閃記憶體單元程式化至第一複 ,個目標電壓;並在該第二模式中將複數個快閃記憶體 早凡程式化至第二複數個目標電壓,該第二複數個目標 電【之最電壓係高於該第—複數個目標電壓之最高電壓。 如請求項46之快閃記憶體系統,進一步包含一指示器, 八才曰不该記憶體陣列之一部分是否係在該第一模式中或 在6亥第二模式中加以程式化。 126158.doc
TW096141224A 2006-11-03 2007-11-01 管理一快閃記憶體陣列之方法,從一快閃記憶體陣列讀取資料之方法,及快閃記憶體系統 TWI390533B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/556,615 US7904788B2 (en) 2006-11-03 2006-11-03 Methods of varying read threshold voltage in nonvolatile memory
US11/556,626 US7558109B2 (en) 2006-11-03 2006-11-03 Nonvolatile memory with variable read threshold

Publications (2)

Publication Number Publication Date
TW200836201A true TW200836201A (en) 2008-09-01
TWI390533B TWI390533B (zh) 2013-03-21

Family

ID=39343625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141224A TWI390533B (zh) 2006-11-03 2007-11-01 管理一快閃記憶體陣列之方法,從一快閃記憶體陣列讀取資料之方法,及快閃記憶體系統

Country Status (5)

Country Link
EP (1) EP2084709B1 (zh)
JP (1) JP5409371B2 (zh)
KR (1) KR101017847B1 (zh)
TW (1) TWI390533B (zh)
WO (1) WO2008057822A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904788B2 (en) 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
KR101378602B1 (ko) * 2008-05-13 2014-03-25 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
WO2010039869A1 (en) * 2008-09-30 2010-04-08 Lsi Corporation Methods and apparatus for soft data generation for memory devices using reference cells
CN102132348B (zh) * 2008-07-01 2015-06-17 Lsi公司 用于闪存存储器中写入端单元间干扰减轻的方法和装置
EP2335245B1 (en) * 2008-09-28 2015-01-07 Ramot at Tel-Aviv University Ltd. Method and system for adaptive coding in flash memories
US8671327B2 (en) 2008-09-28 2014-03-11 Sandisk Technologies Inc. Method and system for adaptive coding in flash memories
US8107306B2 (en) 2009-03-27 2012-01-31 Analog Devices, Inc. Storage devices with soft processing
KR101792868B1 (ko) * 2010-11-25 2017-11-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
US9502117B2 (en) * 2011-03-14 2016-11-22 Seagate Technology Llc Cell-level statistics collection for detection and decoding in flash memories
US9292377B2 (en) 2011-01-04 2016-03-22 Seagate Technology Llc Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values
US9898361B2 (en) 2011-01-04 2018-02-20 Seagate Technology Llc Multi-tier detection and decoding in flash memories
US8446786B2 (en) 2011-01-20 2013-05-21 Micron Technology, Inc. Outputting a particular data quantization from memory
US9058289B2 (en) * 2011-11-07 2015-06-16 Sandisk Enterprise Ip Llc Soft information generation for memory systems
US8719647B2 (en) 2011-12-15 2014-05-06 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
US9257203B2 (en) 2012-12-06 2016-02-09 Micron Technology, Inc. Setting a default read signal based on error correction
KR102025193B1 (ko) 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
US9633749B2 (en) 2013-12-19 2017-04-25 Sandisk Technologies Llc System and method of managing tags associated with read voltages
KR102284658B1 (ko) * 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
JP6545631B2 (ja) 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
JP3930074B2 (ja) * 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
AU7313600A (en) * 1999-09-17 2001-04-24 Hitachi Limited Storage where the number of error corrections is recorded
JP2005078721A (ja) * 2003-09-01 2005-03-24 Nippon Telegr & Teleph Corp <Ntt> 誤り訂正方法およびメモリ回路
JP4427361B2 (ja) * 2004-03-16 2010-03-03 株式会社東芝 不揮発性半導体メモリ

Also Published As

Publication number Publication date
EP2084709B1 (en) 2014-04-02
EP2084709A2 (en) 2009-08-05
KR101017847B1 (ko) 2011-03-04
KR20090089342A (ko) 2009-08-21
JP5409371B2 (ja) 2014-02-05
WO2008057822A3 (en) 2008-12-31
JP2010509700A (ja) 2010-03-25
WO2008057822A2 (en) 2008-05-15
TWI390533B (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
TW200836201A (en) Nonvolatile memory with variable read threshold
US9329934B2 (en) Data storage device and method to correct bit values using multiple read voltages
TWI360126B (en) Nonvolatile memory with adaptive operations and me
US8938658B2 (en) Statistical read comparison signal generation for memory systems
US7805663B2 (en) Methods of adapting operation of nonvolatile memory
US8456919B1 (en) Method and apparatus to provide data including hard bit data and soft bit data to a rank modulation decoder
US8996950B2 (en) Erasure correction using single error detection parity
US8862967B2 (en) Statistical distribution based variable-bit error correction coding
US20080092015A1 (en) Nonvolatile memory with adaptive operation
US9135105B2 (en) Probability-based remedial action for read disturb effects
US20080123420A1 (en) Nonvolatile Memory With Variable Read Threshold
WO2014110183A1 (en) Systems and methods to update reference voltages in response to data retention in non-volatile memory
TWI387970B (zh) 讀取非揮發記憶體之系統及方法
US9286993B2 (en) Determining read voltages for reading memory

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees