TW200807873A - Gain-controlled amplifier - Google Patents

Description

200807873 九、發明說明： 【發明所屬之技術領域】 本發明係有關於增益調整電路之技術，尤指兼具高線 性度與高響應速度，且可提供負增益之增益調整電路。 【先前技術】 增盈調整電路（gain_controlled amplifier)是一種應用 相當廣泛的電路，其設計考量會隨著實際應用的場合而有 所不同。一般而言，增益調整電路有三個較重要的設計參 數：線性度、響應速度以及增益可調整範圍。眾所周知， 在電路設計上很難使增益調整電路同時兼具高線性度、高 響應速度以及寬廣的增益可調整範圍這三項優點。例如， 利用運算放大器來實現增益調整電路時，雖可獲致高的線 性度，但卻會犧牲其響應速度。 【發明内容】 有鏗於此，本發明之目的之一在於提供兼具高線性度 與间響應速度，且可提供負增益之增益調整電路，以有效 提升增益調整電路的使用彈性。 本說明書提供了一種增益調整電路之實施例，其包含 有：一開關組；第一與第二電晶體，皆具有一控制端、一 第一端與一第二端，且該第一、第二電晶體之該第二端透 200807873 過阻抗70件彼此輕接；—第一電流鏡，輕接於該第一電 ί體之端與雜抗元件之—第1，絲提供一組 〜電流；-第二電流鏡，耦接於該第二電晶體之該第一 ^該阻抗元件之—第二端，用來提供—組第二電流；一 網路’透過—第—電流源輕接於該第—電晶體之 二一端’用來提供—第—輸出訊號；以及-第二阻抗網 ，過1二電流源㈣於該第二電晶體之該第二端， 且古提供—第二輸出訊號；其中該第―、第二阻抗網路皆 復數個馳’且每—接耗透過朗_的其中-開 是該組第一電流的其中之一就是該組第二電； 人右本t明書另提供了—種增益調整電路之實施例，其包 複數個開關；—電壓至電流轉換器，用來依據—差 動式輪a電壓產生__—錢與— 阻抗網路，目士弟— 關的复中之二每一接點係透過該複數個開 组笛- 减不是該組第—電流的其中之—就是該 個接:電2其中之―；以及-第二阻抗網路’具有複數 ▲母一接點係透過該複數個開關的其中之一耦接於 一复<、、且第一電流的其中之一就是該組第二電流的其中之 “中該第一、第二阻抗網路會產生一差動式輸出電壓。 【實施方式】 200807873 以下實施例中所使用的電晶體可用金氧半導體電晶體 (MOS transistor)或雙極電晶體（bipolar transistor)來實 現，且每一電晶體皆包含一控制端、一第一端與一第二端。 對金氧半導體電晶體而言，該控制端係為閘極（gate)， 該第一端係為汲極（drain)而該第二端則係為源極 (source)。對雙極電晶體而言，該控制端為基極（base)， 該第一端為集極（collector)而該第二端則係為射極 (emitter)。在實作上，NM0S電晶體可甩NPN雙極電晶 體來替換，而PM0S電晶體則可用PNP雙極電晶體來替代。 請參考第1圖，其所繪示為本發明之一實施例之增益 調整電路100簡化後之示意圖。如圖所示，增益調整電路 100包含有一第一電晶體102、一第二電晶體1〇4、一阻抗 元件106、——第一電流鏡110、一第二電流鏡120、一第一 _ 阻抗網路130、一第二阻抗網路140、四個電流源150、160、 170與180、以及一開關組190，其中開關組19〇包含有複 數個開關，例如圖中所示之開關21、22、23、24、25、26、 31、32、33、34、35及36。實作上，開關組190中的每一 開關皆可用M0S電晶體來實現。在增益調整電路1〇〇中， 第一電晶體102、第二電晶體104、阻抗元件1〇6、第一電 流鏡110、第二電流鏡120、以及四個電流源150、160、 170與180的搭配，可作為一電壓至電流轉換器 converter)。以下將對增益調整電路10〇的運作與實施方 200807873 式做進一步說明。 « : . · " * 在本實施例中，第一電晶體102與第二電晶體104皆 係以一 NMOS電晶體來實現。如圖所示，第一電晶體102 之第一端（亦即汲極）係耦接於節點K5，而其第二端（亦 即源極）則透過阻抗元件106耦接於第二電晶體104之第 二端（源極）。第二電晶體104之第一端（汲極）係耦接 ® 於節點K6。第一電晶體102與第二電晶體104兩者之控制 端（閘極）係分別耦接於增益調整電路100之差動式輸入 電壓Vip與Vin。實作上，第一電晶體102與第二電晶體 104兩者宜具有實質上相同之寬長比（aspect ratio )。 在增益調整電路100中，第一電流鏡110係用來提供 一組第一電流Ιρι、Ιρ2、···、Ιρχ ’而苐二電流鏡120則係用 ⑩來提供一組第二電流Ινι、Ιν2、· · ·、Ϊνχ。第一電流鏡11〇 包含有複數個第三電晶體，如圖中所示之電晶體112、114、 116與118，而第二電流鏡120則包含有複數個第四電晶 體，如圖中所示之電晶體122、124、126與128。在本例 中，第一電流鏡110與第二電流鏡120中的電晶體皆為 PM0S電晶體。實作上，第一電流鏡110中的複數個第三 電晶體應具有相同的寬長比。相仿地，第二電流鏡120中 - 的複數個第四電晶體的寬長比亦應彼此相同。 200807873 在第一電流鏡110中，電晶體112的第一端（汲極） 係耦接於阻抗元件106之一第一端，亦即節點K1，而其他 電晶體（如圖中之電晶體114、116與118)的第一端則係 用來輸出該組第一電流Ιρι、Ip2、…、Ϊρχ。如第1圖所示， 由於第一電流鏡110中每一第三電晶體的控制端（亦即閘 極）皆耦接於節點Κ5，亦即第一電晶體102的第一端（汲 極），且每一第三電晶體的第二端（源極）皆耦接於節點 Κ7，故該組第一電流ΙΡ1、Ιρ2、· ·.、Ιρχ中每一電流的大小 皆會與電晶體Π2之汲極電流相同。 同樣地，在第二電流鏡120中，唯有電晶體122的第 一端（汲極）係耦接於阻抗元件106之一第二端，亦即節 點Κ2，而其他電晶體（如圖中之電晶體124、126與128) 的第一端則係用來輸出該組第二電流Ini、Ιν2、…、Ϊνχ。 _ 如圖所示，第二電流鏡120中每一第四電晶體的閘極皆辆 接於節點Κ6，亦即第二電晶體104的汲極，且每一第四電 晶體的源極皆輛接於節點Κ7 ’故該組第二電流Ινι、Ιν2、· · ·、Ινχ 中每一電流的大小皆會與電晶體122之汲極電流相同。 如第1圖所示，第一電流源150係耦接於節點Κ3與節 點Κ8之間；第二電流源160係耦接於節點Κ4與節點Κ8 ^ 之間；第三電流源170係耦接於節點Κ7與節點Κ5之間； — 而第四電流源180則係耦接於節點Κ7與節點Κ6之間。在 200807873 本實施例中，第一電流源150與第二電流源160所提供之 電流大小皆為II，而第三電流源17〇與第四電流源18〇所 提供之電流大小皆為12。 在運作上，第一電晶體102之的源極電壓（亦即節點 K3的電壓）會隨著第一電晶體1〇2之閘極輸入電壓Vip的 變化而改變’而第二電晶體1〇4之源極電壓（亦即節點 的電壓）則會隨著第二電晶體104之閘極輪入電壓vin的 變化而改變。當節點K3與節點K4之間有電壓差存在時， 電晶體112與電晶體122兩者之汲極電流便會改變，進而 改變該組第一電流與該組第二電流的大小。假設阻抗元件 106係為一電阻值為R0的電阻，則第一電流鏡ι1〇所輸出 之該組第一電流的大小可用下式表示： φ Ipy=( Vip-Vin)/R0+11 -12 Y= 1，2，· · ·，χ ⑴ 第二電流鏡120所輸出之該組第二電流的大小則可用 下式表示： INY=(Vin-Vip)/R0+Il-I2 Y= 1，2,.. ”χ 在增益調整電路100中，第一阻抗網路⑽與第二阻 抗網路140兩者係相互對稱。在本實施例中第一、第二 阻抗網路】3〇與140皆為—電阻網路。如圖所*，第一: 200807873 抗網路130包含有複數個電阻Π2、複數個電阻ί34與— 電阻136,而第二阻抗網路刚包含有複數個電阻142、複 數個電阻144與一電阻146，其中電阻132與ι42的電阻 值白為R1、電阻134與144的電阻值皆為R2、而電阻136 與146的電阻值皆為R3，但此組合僅為本發明之一實施 例，在實作上，R1、R2及们可以是任意組合。第一、第 二阻抗網路130與140皆具有複數個接點（taps)，且每一 接點係透過開關組190的其中一開關耗接於該組第一電流 的其中之-或該組第二電流的其中之—。在本實施例中， 開關、、且190中的開關係成對_接於第一、第二阻抗網路 與140中的各個接點，且每一對開關的控制訊號心與 (Υ=1，2”·.，χ)剛好相反，故該對開關當中僅有一開關會處 於導通狀態。例如，當開關21處於導通狀態時，開關22 便會處於開路狀態。在本實施例中，每一控制訊號％不是 〇就是1，故sYb=i_sY。此外，當第一阻抗網路13〇中某 一接點耦接於一第一電流時，第二阻抗網路14Q中位於相 對稱位置之接點便會耦接於一第二電流。比方說，當第一 阻抗網路130中的接點Μ1耦接於一第一電流ιΡ2時，第二 阻抗網路140中相對稱的接點M2便會耦接於一第二電流ΪΝ2。 ' * _ · · · 、· ： * .

為方便說明起見’在此假設第一、第二阻抗網路130 與140中的電阻值R1等於R3，且R2等於兩倍的ri，亦 即第一阻抗網路130與第二阻抗網路14〇兩者皆為一 R-2R 200807873 梯形電阻網路。在此假設下，第一阻抗網路130之輸出電 壓Vop與增益調整電路100之差動式輸入電壓viP與Vin 的關係可表示為：

Vop = Rl · ^[lPY · SY +/w ·(1 )]·2 ：i?l· r(i^+/1_/2).^+((^+/1./2).(1_5r) (Vin - Vip) •2 <X-Y) R0 •(1 - 2·&) + (/1 - J2) 御一版)·盖•參1-2·分2叫樣.(/1-/2)^24 =(Vip- Viri) · — · ^[(1-2 · SY) · 2<χ~Υ)]^Κί · (/1-/2) · (2 ~21_χ) Χ-Υ) (3) 同理’第二阻抗網路14〇之輸出電壓ν〇η與增益調整 電路100之差動式輸入電壓Vip與vin的關係可表示為： * * · . D1 X ^ _=(版’·5·|[(1-2·Μ·2 例]+见·⑺-/2)·(2-2，（4) 由式⑶與式（4)可推得本實補之第—阻抗網路 130與第二阻抗網路14G兩者的輸“模（〇U_ eo_n mode)皆為 IU · (1142) · D 9i〇c、 ^ f ，)。在本例中，增益調整電 路100的差動式輸出訊號係為： 13 200807873

Vop - Von=(Vip 〜Vinyl· x m 1(1 - 2·&)·2-㈣j.2 (5 •將式（5)除以增益調整電路100的差動式輸入訊號 Vip-Vin便可得到增益調整電路1〇〇的增益大小：

增益含 1(1 - 2·\)·2 -(間]·2 (6) 由式（6)中可看出本實施例之增益調整電路100的增 值值與阻抗元件106的‘電阻值R0、該等控制訊號S!、 S2…sx、以及第一阻抗_路13〇與第二阻抗網路14〇 中的電阻值有關，但與開關組190中各開關的阻抗值無 關。即使開關!且190中各開關的阻抗值為非線性，亦不會 影響到增益調整電路100的增益值，故前揭增益調整電路 100的架構具有相當良好的線性度。此外，由於本實施例 中的母控制亂號Sγ不是〇就是1，故式（6 )中的（1 ·

Sy)項有可此為1或_1。因此，只要適當地程式化該等控 制訊號S!、S2 '…、Sx，便可使本實施例之增益調整電路 1〇〇提供負增益。這將可大幅提升增益調整電路1〇Ό的使 用彈性。 另一方面’由於前揭的增益調整電路1〇〇係以電壓至 電流轉換器搭配相對稱之兩阻抗網路的架構來實現，故其 200807873 響應速度優於習知以運算放大器來實現的架構。在實作 上，前揭的增益調整電路10〇中的PMOS電晶體皆可置換 成NMOS電晶體，反之亦然。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為本發明之增益調整電路之一較佳實施例簡化後的 示意圖。 【主要元件符號說明】 21、22、23、24、25、26、31、 32、33、34、35、36 Wm 100 增盈調整電路 102、104、112、114、116、118、 電晶 122、124、126、128 106 110 、 120 電流 130 、 140 阻抗網路 132、134、136、142、144、146 電胆〜— 150、160、170、180 . 190 開關組

Claims (1)

1. 200807873 申請專利範圍： . ι· 2. 3· 一種增益調整電路，其包含有· 一開關組； 第與第一電晶體，皆具有一控制端、一第一端與〆 第二端，且該第-、第二電晶體之該第二端透過 一阻抗元件彼此耦接； 第電"鏡，搞接於該第一電晶體之該第一端與該 阻抗元件之一第一端，用來提供一組第一電流； 第-電机鏡’祕於該第二電晶體之該第一端與該 々阻抗兀件之一第二端，用來提供一組第二電流； 一第一阻抗網路，透過1 —電流_接於該第一電 晶體之該第二端，用來提供一第一輸出訊號；以及 一第二阻抗網路，讀 曰 透弟二電流源耦接於該第二電 曰曰體之该第二端’用來 其中該第一、第一㈣、&供弟-輸出矾旎， -接點係透過 電流的其中之【中一開，一 亥組卓二電流的其中之一。 =申請糊範固第1項所述之增益調整電路，复中今 弟-電晶體具有實質上相同之寬長 二： ratio)。 、aspect 如申明專利乾圍第1項所述之增益調整電路，其中哼 16 200807873 第一阻抗網路係實質上對稱於該第二阻抗網路。 4. 如申請專利範圍第1項所述之增益調整電路，其中該 第一、第二阻抗網路皆為一電阻網路。 5. 如申請專利範圍第4項所述之增益調整電路，其中該 電阻網路係為一 R-2R梯形電阻網路。 6. 如申請專利範圍第1項所述之增益調整電路，其中該 第一電流鏡包含有至少複數個第三電晶體，皆具有一 第一端、一第二端與耦接於該第一電晶體之該第一端 之一控制端，且該複數個第三電晶體之該第二端係彼 此麵接。 7. 如申請專利範圍第6項所述之增益調整電路，其中該 複數個第三電晶體中有一第三電晶體之該第一端係耦 接於該阻抗元件之該第一端，而其他第三電晶體之該 第一端係用來提供該組第一電流。 8. 如申請專利範圍第6項所述之增益調整電路，其中該 複數個第三電晶體具有實質上相同之寬長比。 9. 如申請專利範圍第1項所述之增益調整電路，其中該 第二電流鏡包含有至少複數個第四電晶體，皆具有一 200807873 第一端、一第二端與耦接於該第二電晶體之該第一端 之一控制端，且該複數個第四電晶體之該第二端係彼 此輛接。 10. 如申請專利範圍第9項所述之增益調整電路，其申該 複數個第四晶體中有一第四電晶體之婊第一端係耦接 於該阻抗元件之該第二端，而其他第四電晶體之該第 一端係用來提供該組第二電流。 11. 如申請專利範圍第9項所述之增益調整電路，其中該 複數個第四電晶體具有實質上相同之寬長比。 12. 如申請專利範圍第1項所述之增益調整電路，其中該 第一、第二電流源所提供之電流大小係實質上相同。 13. 如申請專利範圍第1項所述之增益調整電路，其另包 含有一第三電流源與一第四電流源，分別耦接於該第 一、第二電晶體之該第一端。 14. 如申請專利範圍第13項所述之增益調整電路，其中該 第三、第四電流源所提供之電流大小係實質上相同。 15.如申請專利範圍第1項所述之增益調整電路，其中該 - · .- . 第一、第二電晶體.之該控制端係為該增益調整電路之 200807873 差動式輸入端。 16. —種增益調整電路，其包含有： 複數個開關； 一電壓至電流轉換器，用來依據一差動式輸入電壓產 生一組第一電流與一組第二電流； 一第一阻抗網路，具有複數個接點，每一接點係透過 • 該複數個開關的其中之一耦接於不是該組第一電 流的其中之一就是該組第二電流的其中之一；以及 一第二阻抗網路，具有複數個接點，每一接點係透過 該複數個開關的其中之一耦接於不是該組第一電 流的其中之一就是該組第二電流的其中之一； 其中該第一、第二阻抗網路會產生一差動式輸出電壓。 φ 17.如申請專利範圍第16項所述之增益調整電路，其中該 第一阻抗網路係實質上對稱於該第二阻抗網路。 18. 如申請專利範圍第16項所述之增益調整電路，其中該 第一、第二阻抗網路皆為一電阻網路。 . " · 19. 如申請專利範圍第18項所述之增益調整電路，其中該 ^ 電阻網路係為一 R-2R梯形電阻網路。