TW200524037A - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
TW200524037A
TW200524037A TW093136848A TW93136848A TW200524037A TW 200524037 A TW200524037 A TW 200524037A TW 093136848 A TW093136848 A TW 093136848A TW 93136848 A TW93136848 A TW 93136848A TW 200524037 A TW200524037 A TW 200524037A
Authority
TW
Taiwan
Prior art keywords
gas
etching
aforementioned
plasma
item
Prior art date
Application number
TW093136848A
Other languages
English (en)
Inventor
Mitsuhiro Okune
Mitsuru Hiroshima
Hiroyuki Suzuki
Sumio Miyake
Shouzou Watanabe
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003401876A external-priority patent/JP2005166827A/ja
Priority claimed from JP2003402110A external-priority patent/JP4098225B2/ja
Priority claimed from JP2004340752A external-priority patent/JP2006156467A/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200524037A publication Critical patent/TW200524037A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • H01J2237/3347Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

200524037 九、發明說明: C号务日月戶斤才支冬'真3 發明領域 本發明係有關於一種電漿蝕刻方法,特別係有關於一 5 種可良好地形成溝槽之電漿li刻方法。 t先前才支冬好U 發明背景 近年來,隨著電子機器之小型化,對附加於其上之半 導體元件亦要求趨小。因此,為了確保半導體元件之元件 10分離或記憶元容量面積,遂要求形成於矽基板之溝槽(溝) 和微孔(孔)須有例如40以上之高深寬比(溝或孔之深度/ 溝或孔之直徑)。此外,於矽基板上形成這種高深寬比之溝 槽和微孔之方法,有一種藉著使蝕刻氣體電漿化而產生之 活性種(離子和自由基等)來對矽基板蝕刻的電漿蝕刻方 15法。由於溝槽和微孔之電漿蝕刻過程大致相同,所以以下 係以溝槽來說明。 在要求/冓槽有咼深寬比的同時,一般亦要求要如第1〇 圖所示般使側壁部之傾斜角度為約9〇度(垂直)。但是,欲 形成咼沬寬比之溝槽時,溝槽之形狀卻很難控制,所以就 20會導致無法同時滿足對溝槽形狀之要求及對高深寬比之要 求。即,在藉電漿蝕刻方法蝕刻矽基板之過程時,因為中 性自由基是通電各向同性地射入矽基板表面而造成邊蝕 刻,所以特別是在高深寬比之溝槽尤其明顯,溝槽形狀將 會無法成為預定形狀而是變成如第11圖所示之形狀。 200524037 用以解決這種問題之習知技術,有例如專利文獻丨、2 所載之電漿蝕刻方法。 以下,依第12A〜12D圖來說明藉專利文獻丨、2所載之 電漿蝕刻方法蝕刻矽基板之過裎。 5 首先,如第12A圖所示,利用已形成有圖案之遮罩300, 來藉使餘刻氣體電漿化而產生之活性種(離子和自由基等) 對矽基板310施行蝕刻。此時,離子是藉負偏壓加速而垂直 射入矽基板310表面,沿垂直方向施行蝕刻,而自由基則是 各向同性地射入石夕基板310表面,於上端開口部之遮罩3〇〇 10下造成邊钱刻。 接著,如第12B圖所示,於溝槽内之矽基板31〇表面形 成抗餘刻之保護膜320。 /然後’如第12C圖所示,再次藉活性種對石夕基板31〇施 行姓刻。此時,由於溝槽側壁覆蓋有保護膜32〇,所以自由 Μ基對側面之餘刻不會加深,而垂直方向之蚀刻與又新出現 之溝槽側壁之蝕刻會加深。 妾下來如第1犯圖所示,反覆前述第〜第μ圖之 吐,按習知電漿姓刻方法,係分數次施行侧步驟, 施行蝕刻前,先用保護膜覆蓋溝槽側壁。因此,可藉 側辟」人$來械1^深寬比之溝槽,並可抑制對溝槽 深寬t⑦’糾同時滿足對溝槽形狀之要求及對高 【專利文獻1】 20 200524037 曰本專利公開公報特開昭60-5 0923號 【專利文獻2】 曰本專利公開公報特開平7 -5 03 815號 【發明内容】 5 發明欲解決課題 然而,習知之電漿蝕刻方法是反覆蝕刻步驟及形成保 護膜步驟來進行,所以導致溝槽側壁產生凹凸的問題。 本發明有鑑於此問題,於是目的在於提供一種可同時 滿足對溝槽形狀之要求及對高深寬比之要求,且可形成具 10 有平滑形狀之側壁之溝槽的電漿蝕刻方法。 用以解決課題之方法 為達成前述目的,本發明之電漿蝕刻方法,係於處理 室内對Si構成之被處理體施行電漿蝕刻者,該電漿蝕刻方 法是將含有氟化合物氣體及稀有氣體之蝕刻氣體導入前述 15 處理室内,且使前述蝕刻氣體電漿化以蝕刻前述被處理 體。在此,前述蝕刻氣體可更含有〇2氣體,且前述氟化合 物氣體為SF6氣體,前述稀有氣體可為He氣體,導入前述處 理室内之He氣體之量,可相對於前述蝕刻氣體之總流量為 30%以上,又,亦可藉ICP法使前述蝕刻氣體電漿化。 20 依前述,可產生將溝槽内部之氣體驅逐到外部之氣 流,使溝槽内部之反應生成物及活性種之滯留時間縮短, 所以即使是在欲形成高深寬比之溝槽時,仍可抑制對溝槽 造成邊蝕刻和溝槽前端尖細。即,可提供一種同時滿足對 溝槽形狀之要求及對高深寬比之要求的電漿蝕刻方法。 200524037 ^ΙΓ111次㈣步驟㈣基板上形成溝槽,故可防止 溝槽側壁產生凹凸。即 之側壁之料的《軸料r料具好滑形狀 5 10 15 前、H’前述處理室之内壁可由絕緣性封料構成。又, %、邑、、、彖性材料可為石英、氧 材、氧化纪。 、‘耐酸銘加工之I呂母 溝样可保持Ν電水㉙度’維持高則速度,避免對 成祕/保護效果降低,所以可提供—種不會對溝槽造 二可形·定形狀之溝槽的電Μ刻方法。 :,前述峨體可更含有cl2氣體。又,導入前述處 10%=〇2聽之量,可㈣於前私職體之總流量為 之制ΓΓ’由韻職齡扣2,㈣可提供—種當溝槽 部1效果過強時’可減少因為甚至保護到溝槽之底 局雜擒姓刻所產生之溝槽底部之殘潰的刻方 法。 又’前述氟化合物氣體可為SF遺體或NF3氣體,並且 子則述_氣體施加鮮27MHZ以上之電力使其電聚化。 依此,由於可抑制對溝槽造成之邊餘刻的加深’所以 ;提供—财會對㈣造錢_,可形錢定形狀之溝 才曰的電漿蝕刻方法。 再者,前述稀有氣體可為He氣體,且導入前述處理室 内之出氣體之量’相對於前述蝕刻氣體之總流量為—以 200524037 依此,由於更可抑制對溝槽造成之逢餘刻的加深 以可提供—種可形成預定形狀之溝槽的電_刻方法。 一又,前述触刻氣體可更含有聚合物生成氣體,且前 氟化合物氣體為sf6氣體,前述聚合物生成氣體可為咕^ 5體、CHF3氣體、C5F8氣體、及C4F6氣體其中任一者8氧 前述氟化合物氣體可為SF6氣體,並且係對前述餘刻氣= 加頻率500kHz之電力使其電漿化。 也 依此,由於當餘刻S0I基板等時,在絕緣性中止層露出 後仍可繼續保護溝槽側壁,所以可提供一種不會對溝槽造 10成邊餘刻,可於SOI基板等上形成預定形狀之溝槽的電聚餘 刻方法。 又,可使用含有〇2氣體且以SF6氣體作為氣化合物氣體 之蝕刻氣體來蝕刻前述被處理體之後,再使用含有聚合物 生成氣體且以SF0氣體作為氟化合物氣體之飯刻氣體來姓 I5 刻前述被處理體。 依此,到藉蝕刻使絕緣性中止層露出為止,均使用02 氣體進行姓刻’於疋可貫現南姓刻速度,在藉餘刻使絕緣 性中止層露出之後,使用聚合物生成氣體進行蝕刻,於是 可實現少有邊蝕刻之蝕刻。 20 又,前述氟化合物氣體可為CF4氣體。又,導入前述處 理室内之Αι*氣體之量,可相對於前述蝕刻氣體之總流量為 50% 〜90%。 依此,由於可減弱反應性,使餘刻速度變慢,所以可 以高尺寸精度形成深度淺之高深寬比的溝槽。 200524037 發明之效果 依本發明之電漿蝕刻方法,即使是在欲形成高深寬比 之溝槽時,仍可抑制對溝槽造成之邊蝕刻和溝槽前端尖 細,並同時滿足對溝槽形狀之要求及對高深寬比之要求。 5 又,可形成具有平滑形狀之側壁之溝槽。另,不會對溝槽 造成邊蝕刻,可形成預定形狀。又,可以高尺寸精度形成 深度淺之高深寬比的溝槽。 因此,依本發明,可提供一種同時滿足對溝槽形狀之 要求及對高深寬比之要求,且可形成具有平滑形狀之側壁 10 之溝槽的電漿蝕刻方法,實用價值極高。 圖式簡單說明 第1圖係顯示本發明第1實施形態之電漿蝕刻裝置結構 的圖。 第2圖係說明同實施形態之電漿蝕刻裝置之蝕刻氣體 15 使用He氣體之效果的圖。 第3A〜3B圖係說明同實施形態之電漿蝕刻裝置之蝕刻 室内壁使用絕緣性材料之效果的圖。 第4圖係顯示本發明第2實施形態之電漿蝕刻裝置結構 的圖。 20 第5圖係顯示He量與底切尺寸之間關係的圖。 第6圖係形成有具凹口之溝槽之SOI基板的截面圖。 第7圖係顯示本發明第3實施形態之電漿蝕刻裝置結構 的圖。 第8圖係顯示本發明第4實施形態之電漿蝕刻裝置結構 200524037 的圖。 第9圖係說明同實施形態之電漿姓刻裝置中,石夕基板上 將形成溝槽之狀態的圖。 第_係形成有預定形狀之溝槽之石夕基板的截面圖。 5 圖係形成有具邊蚀刻之溝槽之♦基板的截面圖。 第12A〜12D圖係說明藉習知電祕刻方法兹刻石夕基板 之過程的圖。 C實施方式3 用以實施本發明之最佳形態 10 卩下’配合參照圖式,說明本發明實施形態之電漿钱 刻裝置。 (第1實施形態) 第1圖係顯不本發明第1實施形態之電漿蝕刻裝置結構 的圖。 。亥電漿刻裝置為例如ICP (感應麴合電漿)型餘刻裝 置,包含有真空蝕刻室1〇〇,蝕刻室1〇〇内之上部電極ιι〇及 下部電極120,高頻電源i3〇a、13〇b,氣體導入口 14〇及排 氣口 150 〇 蝕刻室100係可施行蝕刻之處理室,内壁為例如石英、 氧化鋁、經耐酸鋁加工之鋁母材、氧化釔等之絕緣性材料 構成者。 鬲頻電源130a、130b可供給例如頻率13 56MHzi電力。 氣體導入口 140可供給氣體至蝕刻室1〇〇。 排氣口 150可將蝕刻室1〇〇内之氣體排出。 200524037 接著,以下依序說明作為製造電晶體等之半導體裝置 之1步驟的使用前述電漿蝕刻裝置之矽基板溝槽加工。 首先,將矽基板載置於下部電極120上,且使蝕刻室1〇〇 内保持一定壓力,並透過氣體導入口 140供給蝕刻氣體,自 5 排氣口 bo排氣。在此,蝕刻氣體,係其氟化合物氣體以Sf6 氣體為主成分,且除此再添加例如〇2氣體之添加氣體及例 如He氣體之稀有氣體等的混合氣體。又,He量若少,Sf6 氣體及〇2氣體在蝕刻氣體中所佔比例變大,便會對溝槽造 成邊蝕刻和使溝槽前端尖細,又,He量若多,貝彳S]p6氣體及 10 〇2氣體在蝕刻氣體中所佔比例變小,蝕刻會無法進行,所 以調節成相對於蝕刻氣體之總流量為30%以上。,另,稀有 氣體亦可為Ar氣體、Xe氣體、Ne氣體、Kr氣體。 接著,由高頻電源130a、130b分別供給高頻電力至上 部電極110及下部電極120,使蝕刻氣體電漿化。F+離子、F I5自由基等之電漿中的活性種,會與矽基板之矽發生反應而 生成SiF4、Si〇2等反應生成物,並姓刻矽基板而形成溝槽。 此時,考慮到蝕刻對象為矽基板,故將施加於下部電極12〇 之RF功率設定為例如低約50W。 如以上所述,依本實施形態之電漿蝕刻裝置,係使用 20含有氣體之蝕刻氣體以於矽基板上形成溝槽。因此,如 第2圖所示,可產生將溝槽内部之氣體驅逐到外部之氣流, 使溝槽内部之反應生成物及活性種之滞留時間縮短,所以 本實施形態之電漿蝕刻裝置即使是在欲形成例如4〇以上之 高深寬比之溝槽時,仍可抑制對溝槽造成之邊蝕刻和溝槽 12 200524037 前,尖細。即,可提供—種同時滿足對溝槽形狀之要求及 對高深寬比之要求的電漿蝕刻裝置。 又,依本實施㈣之電漿_裝置,係則她刻步驟 於石夕基板上形成溝槽。所以,可防止溝槽側壁產生凹凸, 5因此本實施形態之電漿姓刻裝置可形成具有平滑形狀之側 壁之溝槽。 又,依本實施形態之電_刻裝置,係使用含有从 體之姓刻氣體以钮刻石夕基板。因此,可提高對溝槽之側壁 保護效果,所以本實施形態之電聚姓刻裝置不會對溝槽造 10成邊蝕刻,可形成預定形狀之溝槽。 又,依本實施形態之電漿钮刻裝置,姓刻室100之内壁 是由絕緣性材料構成者。因此,如第3A圖所示,由於放電 產生之電子與侧室壁_碰撞,故電之密度居高不 下,如第3B圖所示,可保持高電漿610密度,維持高蚀刻速 15度’避免對溝槽之側壁保護效果降低,所以本實施形態之 電漿餘刻裳置不會對溝槽造成邊姓刻,可形成預定形狀之 溝槽。 "另,本實卿態之電漿_裝置使用之㈣氣體係以 SF6氣體為主成分’且除此再添加〇2氣體之添加氣體及稀有 2〇氣體的混合氣體。不過,姓刻氣體亦可更添加例如總流量 之10%以下,如約10%之氯(C12)氣體。藉此,當溝槽之 側壁保護效果過強時,可減少因為甚至保護到溝槽之底部 而局部阻擋钱刻所產生之溝槽底部之殘渣。 又,本實施形態之電漿蝕刻裝置使用之蝕刻氣體是以 13 200524037 sf6氣體為主成分,不過亦可以NF3氣體為主成分。 (第2實施形態) 前述第1實施形態之電漿蝕刻裝置,係使用含有3?6氣 體、〇2氣體及稀有氣體之混合氣體作為蝕刻氣體,且對該 5 混合氣體施加例如13·56ΜΗζ之高頻電力。不過,若使用不 含〇2氣體之混合氣體,即使用含有SF6氣體等之氟化合物氣 體及稀有氣體之混合氣體作為蝕刻氣體,且對該蝕刻氣體 施加27MHz以上之高頻電力,亦可獲得同樣效果。 於是,第2實施形態之電漿蝕刻裝置,就係使用含有SF6 W 氣體等之氟化合物氣體及稀有氣體之混合氣體作為蝕刻氣 體’且對該蝕刻氣體施加27MHz以上之高頻電力。以下, 說明重心在於其與第1實施形態相異之點。 第4圖係顯示本發明第2實施形態之電漿蝕刻裝置結構 的圖。 15 該電漿蝕刻裝置具有與第1實施形態之電漿蝕刻裝置 不同之高頻電源,且包含有蝕刻室〗〇〇,上部電極11〇及下 部電極120,高頻電源730a、730b,氣體導入口 140及排氣 口 150 〇 高頻電源730a、730b,可供給例如消耗電力少之27MHz 20 高頻電力的27MHz以上的高頻電力。 接著,以下依序說明使用前述電漿蝕刻裝置之矽基板 溝槽加工。 首先,將矽基板載置於下部電極12〇上,且使蝕刻室 内保持-定壓力,並透過氣體導人口 14()供給餘刻氣體,自 14 200524037 排氣口 150排氣。在此,蝕刻氣體,係以SF0氣體等之氟化 合物氣體為主成分,且再添加例如He氣體等之稀有氣體的 混合氣體。又’對溝槽造成之邊蝕刻的加深程度,即底切 (第11圖之1000)之尺寸相對於He量會顯示如第5圖所示之 5 k化。換s之,He量若小於go%,邊钱刻加深程度就變大。 因此,He量須調節成相對於總流量為8〇%以上。另,稀有 氣體亦可為Ar氣體、xe氣體。 接著,由高頻電源730a、730b分別供給高頻電力至上 部電極110及下部電極120,使蝕刻氣體電漿化。F+離子、F 10自由基等之電漿中的活性種,會與矽基板之矽發生反應而 生成SiF4等反應生成物,並蝕刻矽基板而形成溝槽。 如以上所述,依本實施形態之電漿蝕刻裝置,與第i 貝鈿形悲之電漿蝕刻裝置同樣地,可同時滿足對溝槽形狀 之要求及對南深寬比之要求。 15 再者,依本實施形態之電漿蝕刻裝置,與第1實施形態 之電漿餘刻裝置同樣地,可形成具有平滑形狀之側壁之溝 槽。 又,依本實施形態之電聚敍刻裝置,係韻刻氣體施 加27MHz以上之高頻電力使其電聚化,以姓刻石夕基板。因 此,可抑制對溝槽造成邊姓刻之加深,所以本實施形態之 電聚關裝置,不會對溝槽造成邊姓刻,可形成預定形狀 之溝槽。 另,本實施形態之電_刻裝置使用之I虫刻氣體是以 SF6氣體為主成分,不過亦可以NF3氣體為主成分。 15 200524037 又,本實施形態之電_刻裝置,若使用含有巩氣 體、〇2氣體及稀有氣體之忠合氣體,且對該姓刻氣體施加 27MHz以上之高頻電力,亦可獲㈣樣效果。 (第3實施形態) 5冑述第1實施形態之電漿餘刻裝置,係使用含有SF6氣 體、〇2氣體及稀有氣體之現合氣體作為⑽氣體。不過, 若《含有SF6氣體等之氟化合物氣體、聚合物生成氣體及 稀有氣體之混合氣體作為餘刻氣體,亦可獲得同樣效果, 進而田餘刻SOI (絕緣層上覆石夕)基板等下方具有絕緣性中 10止層切基板時,可抑制邊_加深。 即,第1實施形態之電漿蝕刻裝置,係藉〇2與矽發生反 應而生成之反應生成物來保護溝槽側壁。因此,一旦SOI 基板等上因蝕刻使得中止層露出時,反應生成物會停止生 成而無法保護溝槽側壁,於中止層920附近之矽基板910形 15成如第6圖所示之凹口 9〇〇。不過若使用聚合物生成氣體作 為姓刻氣體,則可利用由聚合物生成氣體生成之聚合物保 。蔓溝槽側壁。因此,縱使中止層露出,反應生成物仍不會 停止生成,可持續保護溝槽側壁。 於是,第3實施形態之電漿蝕刻裝置,就係使用含有SF6 2〇氣體等之氟化合物氣體、聚合物生成氣體及稀有氣體之混 合氣體作為蝕刻氣體。以下,說明重心在於其與第1實施形 〜相異之點。另’聚合物生成氣體有例如C4F8氣體、CHF3 氣體、CsF8氣體、及C4F6氣體等等。 第7圖係顯示本發明第3實施形態之電漿蝕刻裝置結構 16 200524037 的圖。 該電漿餘刻裝置具有與第i實施形態之電裝钱刻裝置 相同之結構,包含有餘刻室1〇〇,上部電極11〇及下部電極 120,高頻電源1〇3〇a、1030b,氣體導入口 14〇及排氣口 15〇。 5 接著,以下依序說明使用前述電漿蝕刻裝置之SOI基板 溝槽加工。 首先,將SOI基板載置於下部電極12〇上,且使蝕刻室 動内保持-定壓力,並透過氣體導入口⑽供給姓刻氣 體,自排氣口 150排氣。在此,蝕刻氣體,係以Sf6氣體等 10之氟化合物氣體為主成分,且再添加聚合物生成氣體及例 如He氣體等之稀有氣體的混合氣體。又,故量若少, 氣體在姓刻氣體中所佔比例變大,便會對溝槽造成邊姓刻 和使溝槽前端尖細,He量若多,則SF6氣體在蝕刻氣體中所 佔比例變小,蝕刻會無法進行,所以調節成相對於總流量 15為3〇%以上。另,稀有氣體亦可為Ar氣體、Xe氣體。 接著,由高頻電源l〇3〇a、i030b分別供給低頻電力至 上部電極110及下部電極120,使蝕刻氣體電漿化。F+離子、 F自由基等之電漿中的活性種,會與則基板之树生反應 而生成Si^6等反應生成物,並蝕刻為s〇I基板之矽基板直到 20露出中止層為止以形成溝槽。 如以上所述,依本實施形態之電漿蝕刻裝置,與第工 貫施形態之電滎飯刻裝置同樣地,可同時滿足對溝槽形狀 之要求及對高深寬比之要求。 再者,依本貫施形態之電漿蝕刻裝置,與第1實施形態 17 200524037 之電漿姓刻裝置同樣地,可形成具有平滑形狀之側壁之溝 槽。 又,依本實施形態之電漿蝕刻裝置,係使用含有聚合 物生成氣體之钱刻氣體以於s〇I基板上形成溝槽。因此,縱 5使中止層露出之後仍可持續保護溝槽㈣,所卩本實施形 心之電濃蝕刻裝置,不會對溝槽造成邊蝕刻,可於基板 等上形成預定形狀之溝槽。 又,本實施形態之電漿蝕刻裝置,係使用含有Sf6氣 體♦ 6物生成氣體及稀有氣體之混合氣體作為姓刻氣 1〇體,以於蝕刻S0I(絕緣層上覆矽)基板等下方具有絕緣性 中止層之矽基板時,可抑制邊蝕刻加深。不過,即使是使 用不S有♦合物生成氣體之混合氣體,即使用含有例如SF6 氣體之氟化合物氣體及稀有氣體之混合氣體作為蝕刻氣 體,若電漿蝕刻裝置具有可供給例如5〇〇kHz2低頻電力之低 15頻電源且對该姓刻氣體施加500kHz之低頻電力,則亦可獲得 同樣效果。 即’第1貫施形恶之電漿姓刻裝置,由於使用 之咼^員電力,所以正離子是以低速射入石夕基板。因此,s〇i 基板等上因蝕刻而露出中止層時,藉已射入之正離子而帶 2〇電之中止層可使其後射入之正離子之執道彎曲。不過,若 使用500kHz之低頻電力,則正離子會以高速射入矽基板。因 此,即使SOI基板等上因蝕刻而露出中止層時,正離子之執 道也不會大幅彎曲,可持續保護溝槽側壁。 因此’亦可對蝕刻氣體施加500kHz之低頻電力,使其電 18 200524037 漿化,以於SOI基板等上形成預定形狀之溝槽。 又,本實施形態之電漿蝕刻裝置,係可藉使用前聚合 物生成氣體之蝕刻或使用低頻電力之蝕刻,以於SOI基板等 上形成預定形狀之溝槽。不過,亦可在溝槽加工達例如50〜90 5 %以上為止前,均使用含有SF6氣體、〇2氣體及稀有氣體之混 合氣體作為蝕刻氣體,如第1實施形態般施行蝕刻,之後剩 餘溝槽加工時,再施行使用前述聚合物生成氣體或低頻電 力之本實施形態之#刻。 因此,在藉蝕刻直到露出中止層為止前,可施行使用 10 〇2氣體之蝕刻以實現高蝕刻速度,而在藉蝕刻使中止層露 出之後,可施行使用聚合物生成氣體之蝕刻以實現邊蝕刻 加深少的餘刻。 又,本實施形態之電漿蝕刻裝置使用之蝕刻氣體是以 SF6氣體為主成分,不過亦可以nf3氣體為主成分。 15 (第4實施形態) 前述第1實施形態之電漿蝕刻裝置,如果在蝕刻處理開 始之後到電漿穩定之前,溝槽加工就結束,溝槽之深度將 會不均一。因此,在欲形成深度淺如2〇〇ηιη以下之溝槽時, 必須減緩蝕刻速度,使溝槽加工不致在電漿穩定之前結 20 束。不過,由於第1實施形態之電漿蝕刻裝置無法使蝕刻速 度緩於50nm/min,當欲形成深度淺之溝槽時,溝槽加工會 在電漿穩定之前就結束,所以無法以高尺寸精度形成深度 淺之溝槽。此時,欲使姓刻速度減緩之方法中,可聯想到 降低對下部電極施加之RF功率之方法,但是,RF功率一旦 19 200524037 降低’電漿密度即會降低,所以難以獲得期望之自由基和 離子,且放電變得不穩定,將導致其他新問題。 於疋,弟4貫施形悲之電漿姓刻裝置,係使用含有例如 CF4氣體之氟化合物氣體及稀有氣體之混合氣體作為蝕刻氣 5體。以下,說明重心在於其與第1實施形態相異之點。 第8圖係顯示本發明第4實施形態之電漿蝕刻裝置結構 的圖。 該電漿蝕刻裝置為例如ICP型蝕刻裝置,包含有真空蝕 刻室11〇0,高頻電源111(^、111013,氣體導入口112〇,排氣 1〇 口 1130,螺旋天線狀介電線圈H40,可承載矽基板ii5〇a之 電極1150,石英等之介電板116〇,加熱器117〇及蝕刻室加 熱器1180。 蝕刻室1100係可施行蝕刻之處理室。 高頻電源1110a、1110b,可對介電線圈114〇及電極115〇 15 施加例如13·56ΜΗζ之高頻電壓。 氣體導入口 1120可供給氣體至蝕刻室11〇〇。 排氣口 1150可將姓刻室ποο内之氣體排出。 接著,以下依序說明使用前述電漿蝕刻裝置之矽基板 溝槽加工。 2〇 f先,將石夕基板1150a載置於電極1150上,且使姓刻室 1100内保持—定壓力,並透過氣體導人口⑽供給钱刻氣 體,、自排氣口 1130排氣。在此,_氣體,係以阳氣體為 主成分,且除此再添加例如城體等之稀有氣體等的混合 氣月丑又’Αι*里右少,CF#氣體在蝕刻氣體中所佔比例變大, 20 200524037 便會對溝槽造成邊蝕刻和使溝槽前端尖細,又,^量若多, 則CF4氣體在蝕刻氣體中所佔比例變小,蝕刻會無法進行, 所以調節成相對於總流量為5〇〜9〇%。另,稀有氣體亦可為
He氣體、Xe氣體。 , 5 接著,由咼頻電源moa、1110b分別供給高頻電力至 · 介電線圈1140及電極1150,使蝕刻氣體電漿化。F+離子、F 自由基等之電漿中的活性種,會與矽基板之矽發生反應而 生成SiFx、Si^6等反應生成物,並蝕刻矽基板而形成溝槽。 如以上所述,依本實施形態之電漿蝕刻裝置,係使用 · 10含有Ar氣體之蝕刻氣體以於矽基板上形成溝槽。因此,可 產生將溝槽内部之氣體驅逐到外部之氣流,使溝槽内部之 反應生成物及活性種之滯留時間縮短,所以本實施形態之 電漿姓刻裝置即使是在欲形成例如4〇以上之高深寬比之溝 槽時,仍可抑制對溝槽造成之邊蝕刻和溝槽前端尖細。即, 15可提供一種同時滿足對溝槽形狀之要求及對高深寬比之要 求的電漿蝕刻裝置。 又,依本實施形態之電漿蝕刻裝置,係以丨次蝕刻步驟 馨 於矽基板上形成溝槽。所以,可防止溝槽側壁產生凹凸, 因此本實施形態之電漿蝕刻裝置可形成具有平滑形狀之側 2〇 壁之溝槽。 · 又,依本實施形態之電漿蝕刻裝置,係以相較於卯6 · 氣體,使自由基解離之程度較小之(^4氣體為主成分,且除 此再添加Ar氣體的混合氣體作為蝕刻氣體以於矽基板上形 成溝槽。因此,可減弱反應性,使蝕刻速度緩於5〇nm/min, 21 200524037 變成例如12nm/min ’所以本貫施形態之電漿银刻裝置’可 以高尺寸精度形成例如200nm以下之深度淺的高深寬比溝 槽。即,當以2000nm/min之姓刻速度形成深度i〇〇nm之溝 槽時,蝕刻約3秒結束,所以若將電漿穩定之前之時間内, 5 試樣間的不均一約為1秒考慮進去,則蝕刻深度之不均一約 為30%,超過可容許深度不均一之約5%,但是當以 20nm/min之蝕刻速度形成深度ι〇〇ηηι之溝槽時,一樣之計 算下,蝕刻深度不均一約為0.3%,並未超過約5%,所以 本貫施形悲之電漿餘刻裝置在深度方向上確可以極高精度 10 控制。 產業上可利用性 本發明可利用於電漿蝕刻方法,特別係可利用於在半 導體裝置之溝槽加工時的半導體基板蝕刻等方面。 【圖式簡單說明】 15 第1圖係顯示本發明第1實施形態之電漿#刻裳置結構 的圖。 第2圖係說明同實施形態之電㈣刻裝置之餘刻氣體 使用He氣體之效果的圖。 且 第3A〜3Βϋ係說明同實施形態之電祕刻&置之触刻 20室内壁使用絕緣性材料之效果的圖。 人 弟4圖係顯示本發明第2實施形態之電漿姓刻裝置 的圖。 、再 =5圖係顯示如量與底切尺寸之間關係的圖。 第6圖係化成有具凹口之溝槽之SOI基板的截面圖。 22 200524037 第7圖係顯示本發明第3實施形態之電漿蝕刻裝置結構 的圖。 第8圖係顯示本發明第4實施形態之電漿蝕刻裝置結構 的圖。 第9圖係說明同實施形態之電漿蝕刻裝置中,矽基板上 將形成溝槽之狀態的圖。 10
第10圖係形成有預定形狀之溝槽之矽基板的截面圖。 第11圖係形成有具邊姓刻之溝槽之石夕基板的截面圖。 第12A〜12D圖係說明藉習知電漿蝕刻方法蝕刻矽基板 之過程的圖。 【主要元件符號說明】 100J100···蝕刻室 110…上部電極 120··.下部電極 1140···介電線圈 1150···電極 1160···介電板 1170···加熱器 1180···姓刻室加熱器
130a,l 30b,730a,730b, 1030a, 10 30b,1110a,1110b…高頻電源 140,1120···氣體導入口 150,1130···排氣口 300…遮罩 310,910,115(^...石夕基板 320···保護膜 600···蝕刻室壁 610…電漿 如0··.凹口 920···中止層 1000···底切 23

Claims (1)

  1. 200524037 十、申請專利範圍: 1·-種電―刻方法’係於處理室内對由&構成之被 處理體施行電漿钱刻之方法, 該電衆㈣方法是將含有氟化合物氣體及稀有 5 f體之_氣體導人前述處理“,且使前述㈣ 氣體電漿:化以韻刻前述被處理體。 2.如申請專利範圍第】項之電⑽虫刻方法,其令前述 蝕刻氣體更含有〇2氣體、CO氣體或c〇2氣體,且 前述氟化合物氣體為SF6氣體。 10 3.如巾請專利範圍第2項之電㈣刻方法其中前述 稀有氣體為He氣體。 4·如申請專利範圍第3項之電㈣刻方法,其中導入 前述處理室内之&氣體之量,係相對於前述姓刻氣 體之總流量為30%以上。 5·如申請專利範圍第4項之電漿钱刻方法,其中前述 處理室之内壁為絕緣性材料構成者。 6·如申請專利範圍第5項之電漿飯刻方法,其中前述 絕緣性材料為石英、氧化鋁、經耐酸鋁加工之鋁母 材、氧化紀或碳化石夕、氮化銘。 7·如申請專利範圍第2項之電漿蝕刻方法,其中前述 蝕刻氣體更含有α2氣體。 8·如申請專利範圍第7項之電漿蝕刻方法,其中導入 珂逑處理室内之〇2氣體之量,係相對於前述蝕刻氣 體之總流量為10%以下。 24 200524037 9·如申請專利範圍第1項之電漿蝕刻方法,其中前述 氟化合物氣體為SF6氣體或ΝΑ氣體,並且係對^ 述蝕刻氣體施加頻率27ΜΗζ以上之電力使其♦將 10·如申請專利範圍第9項之電漿钱刻方法,其中前述 稀有氣體為He氣體,且導入前述處理室内之取氣 體之ϊ,係相對於前述蝕刻氣體之總流量為8〇%以 上。 u•如申請專利範圍第1項之電漿蝕刻方法,其中前述 1〇 蝕刻氣體更含有聚合物生成氣體,且前述氟化合物 氣體為SF6氣體。 12·如申請專利範圍第u項之電漿蝕刻方法,其中前述 聚合物生成氣體為氣體、CHF3氣體、C5F8氣 體、及qF6氣體其中任一者。 15 13·如申請專利範圍第1項之電漿蝕刻方法,其中前述 氟化合物氣體為SF6氣體,並且係對前述蝕刻氣體 施加頻率500kHz之電力使其電漿化。 14·如申請專利範圍第1項之電漿蝕刻方法,係使用含 有〇2氣體、CO氣體或c〇2氣體且以SF6氣體作為 2〇 ^ 氟化合物氣體之蝕刻氣體來蝕刻前述被處理體之 後’再使用含有聚合物生成氣體且以SF6氣體作為 就化合物氣體之蝕刻氣體來蝕刻前述被處理體。 15·如申請專利範圍第i項之電漿蝕刻方法,其中前述 氟化合物氣體為CF4氣體。 25 200524037 16·如申請專利範圍第15項之電漿蝕刻方法,苴 稀有氣體為Ar氣體。 17·如申請專利範圍第16項之電漿蝕刻方法,其尹導入 前述處理室内2Ar氣體之量,係相對於前述蝕刻氣 體之總流量為50%〜90%。 18·如申請專利範圍第〗項之電漿蝕刻方法,其中係藉 ICP法使前述蝕刻氣體電漿化。 19· 一種蝕刻裝置,係用以蝕刻矽基板者, 且該蝕刻裝置是使用申請專利範圍第1項之電 漿蝕刻方法以於前述矽基板形成溝槽者。 26
TW093136848A 2003-12-01 2004-11-30 Plasma etching method TW200524037A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003401876A JP2005166827A (ja) 2003-12-01 2003-12-01 プラズマエッチング方法
JP2003402110A JP4098225B2 (ja) 2003-12-01 2003-12-01 プラズマエッチング方法
JP2004340752A JP2006156467A (ja) 2004-11-25 2004-11-25 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
TW200524037A true TW200524037A (en) 2005-07-16

Family

ID=34657733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136848A TW200524037A (en) 2003-12-01 2004-11-30 Plasma etching method

Country Status (5)

Country Link
US (1) US20070131652A1 (zh)
EP (1) EP1691402A4 (zh)
KR (1) KR101083558B1 (zh)
TW (1) TW200524037A (zh)
WO (1) WO2005055303A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490943B (zh) * 2010-01-26 2015-07-01 Ulvac Inc 乾式蝕刻方法
CN113764268A (zh) * 2020-06-03 2021-12-07 台湾奈米碳素股份有限公司 制作半导体装置的沟槽结构的干式蚀刻方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4865352B2 (ja) * 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
US7608195B2 (en) * 2006-02-21 2009-10-27 Micron Technology, Inc. High aspect ratio contacts
US8187415B2 (en) 2006-04-21 2012-05-29 Applied Materials, Inc. Plasma etch reactor with distribution of etch gases across a wafer surface and a polymer oxidizing gas in an independently fed center gas zone
US7431859B2 (en) * 2006-04-28 2008-10-07 Applied Materials, Inc. Plasma etch process using polymerizing etch gases with different etch and polymer-deposition rates in different radial gas injection zones with time modulation
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
US7648872B2 (en) * 2006-12-11 2010-01-19 Micron Technology, Inc. Methods of forming DRAM arrays
US20100062606A1 (en) * 2007-04-11 2010-03-11 Ulvac, Inc. Dry etching method
KR100838399B1 (ko) * 2007-05-17 2008-06-13 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성 방법
JP5203340B2 (ja) 2009-12-01 2013-06-05 東京エレクトロン株式会社 半導体装置の製造方法
JP5713043B2 (ja) * 2012-05-07 2015-05-07 株式会社デンソー 半導体基板の製造方法
JP6173086B2 (ja) * 2013-07-19 2017-08-02 キヤノン株式会社 シリコン基板のエッチング方法
CN105097494B (zh) * 2014-05-08 2018-03-06 北京北方华创微电子装备有限公司 刻蚀方法
CN105206598B (zh) * 2014-06-26 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP6374781B2 (ja) * 2014-12-10 2018-08-15 東京エレクトロン株式会社 プラズマ処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
US5762813A (en) * 1995-03-14 1998-06-09 Nippon Steel Corporation Method for fabricating semiconductor device
JP3351183B2 (ja) * 1995-06-19 2002-11-25 株式会社デンソー シリコン基板のドライエッチング方法及びトレンチ形成方法
US6037104A (en) * 1998-09-01 2000-03-14 Micron Display Technology, Inc. Methods of forming semiconductor devices and methods of forming field emission displays
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6191043B1 (en) * 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3920015B2 (ja) * 2000-09-14 2007-05-30 東京エレクトロン株式会社 Si基板の加工方法
TW586155B (en) * 2001-07-19 2004-05-01 Matsushita Electric Ind Co Ltd Dry etching method and apparatus
US6676760B2 (en) * 2001-08-16 2004-01-13 Appiled Materials, Inc. Process chamber having multiple gas distributors and method
US6781208B2 (en) * 2001-08-17 2004-08-24 Nec Corporation Functional device, method of manufacturing therefor and driver circuit
JP4209774B2 (ja) * 2001-09-28 2009-01-14 住友精密工業株式会社 シリコン基板のエッチング方法およびエッチング装置
JP2003303812A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及び装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490943B (zh) * 2010-01-26 2015-07-01 Ulvac Inc 乾式蝕刻方法
CN113764268A (zh) * 2020-06-03 2021-12-07 台湾奈米碳素股份有限公司 制作半导体装置的沟槽结构的干式蚀刻方法
TWI759754B (zh) * 2020-06-03 2022-04-01 台灣奈米碳素股份有限公司 製作半導體裝置的溝槽結構的乾式蝕刻製程

Also Published As

Publication number Publication date
WO2005055303A1 (ja) 2005-06-16
US20070131652A1 (en) 2007-06-14
KR101083558B1 (ko) 2011-11-14
EP1691402A1 (en) 2006-08-16
KR20060108625A (ko) 2006-10-18
EP1691402A4 (en) 2008-07-23

Similar Documents

Publication Publication Date Title
KR102584336B1 (ko) 에칭 처리 방법
TW200524037A (en) Plasma etching method
TWI478234B (zh) 氮化矽膜之蝕刻方法
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
JP3155513B2 (ja) 高密度プラズマ中での高アスペクト比フィーチャ用の異方性選択的窒化物エッチング方法
US9378970B2 (en) Plasma etching process
JP2002542623A (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP2007158250A (ja) プラズマエッチング方法
JPH10116823A (ja) メタルポリサイド構造体のエッチング方法
US20060175292A1 (en) System and method for anisotropically etching a recess in a silicon substrate
JP7507095B2 (ja) ドライエッチング方法
JP5235596B2 (ja) Siエッチング方法
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
TW201411718A (zh) 電漿蝕刻方法
TWI294144B (en) Etching method and plasma etching processing apparatus
JP3331979B2 (ja) 半導体のエッチング方法
US7008878B2 (en) Plasma treatment and etching process for ultra-thin dielectric films
US20110171833A1 (en) Dry etching method of high-k film
JP5248063B2 (ja) 半導体素子加工方法
WO2009036053A2 (en) Tuning via facet with minimal rie lag
JP2004259927A (ja) ドライエッチング方法
JP5154013B2 (ja) ドライエッチング方法
JPH031825B2 (zh)
JP2006156467A (ja) プラズマエッチング方法
JP2005166838A (ja) プラズマエッチング方法