TW200415718A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
TW200415718A
TW200415718A TW92119271A TW92119271A TW200415718A TW 200415718 A TW200415718 A TW 200415718A TW 92119271 A TW92119271 A TW 92119271A TW 92119271 A TW92119271 A TW 92119271A TW 200415718 A TW200415718 A TW 200415718A
Authority
TW
Taiwan
Prior art keywords
wafer
tape
protective tape
aforementioned
manufacturing
Prior art date
Application number
TW92119271A
Other languages
English (en)
Inventor
Satoshi Bannai
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200415718A publication Critical patent/TW200415718A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • H01L2221/6839Separation by peeling using peeling wedge or knife or bar

Description

200415718 玖、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法,更詳言之,係關 於可在不使藉半導體晶圓之背面研削而薄型化之半導體晶 片受到損傷、破損而加以拾取及安裝之半導體裝置之製造 方法。 【先前技術】 近年來,在電子機器之小型化•薄型化之要求下,其構 成^件之半導體晶片厚度之薄化已成為今後產品開發之必 須條件。半導體晶片厚度之薄化,以往一向利用形成元件 之半導體晶圓之背面研削(back grind)工序予以實現。 圖4A〜圖4G係表示說明由薄型半導體晶片之製造至安裝 之各種工序之第丨以往例。本以往例屬於最具一般性之製 程,主要適合於厚度之薄化之目標值在晶圓厚以上 之情形使用。 斗在形成元件之半導體晶圓1G之表面(元件形成面)貼附海 孝性之保護帶8 (圖4A),然後用研削裝置㈣削半導體晶厦 之背面(圖4B)。而,用剥離帶2等由半導體晶圓⑺之表运 剝離保護帶8後(圖4C),經由切割帶9,將半導體晶圓呢 ,於環形框3(圖叫’利用切劃錄4,將半導體晶_切判 2別獨三的晶片(圖4E),切割工序後,半導體晶片⑴皮 二十5頂起’同時被吸具6吸住(圖4F),利用安裝器η安裝 在例如導線架7上(圖4G)。 在此方法中 由背面研削工序至切割工 序之間之操作 85733 200415718 時,有發生半導體晶圓10之破裂或缺損之虞,故不能適用 於晶圓厚1 5 0 // m以下之情形。 另一方面,欲將晶圓厚度薄化至15〇//111以下時,以下利 第2及第3以往例所示之製程較為有效。 第2以往例如圖5A〜5G所示,係由半導體晶圓川表面之半 切割工序(圖5A)、對半導體晶圓2〇表面之保護帶8貼附工序 (圖5B)、半導體晶圓20背面之研削工序(圖5C)、晶圓安装工 序(圖5D)、保護帶8之剥離工序(圖5E)、半導體晶片21之拾 取工序(圖5F)、晶片安裝工序(圖5G)所構成。 又,在圖中,對於與第丨以往例共通之部分附以同一之符 號。 、 本方法係在最初之半切割工序中,形成相當於目的之晶 圓厚义深度之溝,其後施行背面研削直到到達該溝為止, 藉以將半導體晶S12G分劉成各個獨立之半導體晶片21。因 此’與第1以往例相比,可避上述操作時發生半導體晶圓2〇 之破裂等,故可達成15〇 以下之厚度薄化。 又,此第2以往例之半導體晶片之厚度薄化製程例如曾揭 示於日本特開2002-1 6021號公報。 其次,第3以往例如圖6A〜6G所示,係由對半導體晶圓3〇 表面之保護帶8貼附工序(圖6A)、半導體晶圓3〇背面之研削 工序(圖6B)、晶圓安裝工序(圖6〇、保護帶8之剝離工序⑽ 6D)、切割工序(圖6E)、半導體晶片31之拾取工序(圖砧)、 晶片安裝工序(圖6G)所構成。 又,在圖中,對於與第1以往例共通之部分附以同一之符 85733 200415718 號。 、^本方&中’利用將貼附在半導體晶圓%表面之保護帶8 <列離工序設在晶圓安裝工序後切割工序前,藉以利用保 護帶8來防止由晶圓安裝工序至切割工序之輸送途中之半 導體晶圓30之破裂或缺損,故可實現15()_以下之晶片厚 度。 子 又,此第3以往例半導體晶片之厚度薄化製程曾揭示於日 本特許第2877997號公報。 又,在第2、第3以往例中,半導體晶片2丨、3丨之拾取工 序係採用所謂免頂針方式執行。此係在切割帶9使用紫外線 硬化型樹脂,利用對切割帶9照射紫外線,以降低黏著力之 狀態下,執行半導體晶片21'31之拾取方式,比第丨以往例 使用 < 頂針方式之時取法更可抑制半導體晶片2丨、3丨之破 裂或缺損。 如上所述,採用第2及第3以往例時,可適當地執行厚度 薄化至150 am以下之半導體晶片之拾取工序及安裝工序。 但’當晶片厚度薄化至50 vm以下之超薄型時,由於半導 體晶片之抗折性極端地低,即使利用頂針方式之拾取方 式’在拾取時,有時也可能遭遇到半導體晶片破裂之問題。 又,假使能成功地予以拾取,在安裝時,也有可能發生 半導體晶片不慎破裂之問題。 近年來,一般對半導體晶片之薄型化或厚度薄化有極高 之要求,在目前的現狀下,雖然能夠製造希望厚度之半導 體晶片,但可適當地執行半導體晶片之操作之技術則迄未 85733 200415718 確立。 本發明係為解決上述問題所研發而成,其課題在於提供 可恰當地拾取50 以下之超薄型半導體晶片,並予以安裝 之半導體裝置之製造方法。 【發明内容】 在解決以上之課題之際所使用之本發明之半導體裝置之 製造方法係包含保護帶貼附工序,其係在半導體晶圓表面 貼附背面研削用之保護帶者;背面研削工序,其係研削半 導體晶圓之背面,使其厚度薄化者;切割工序,其係在厚 度薄化後之半導體晶圓背面貼附切劃用黏著帶,與保^ 共同將半導體晶圓分割成個別之晶片者;晶片安裝工序, ::係‘取曰曰片’並將其移載至晶片搭載部纟;及保護帶分 離工序,其係由晶片表面分離保護帶者。 、在本發明中’晶圓背面研削後之切割、拾取、晶片安裝 之各工序並非以晶片單獨埶, ' 執仃而係以貼附著保護帶之狀 悲執仃,故可提高晶片抗 取並安裝50_下、, 在不s破損之情況下,拾 裝〇#m以下 < 超薄型半導體晶片。 較合適之情形為:保護帶使用 利用照射紫外線,以降低黏菩…更化^材枓’ 牛低黏f力而分離保護帶。 又’作為保護帶,使用基 更用录具*外線硬化性與鼽收缩性材 枓時,不僅保護帶容易分 、,、、、收’〖生材 時執行保護帶之分離除去。 〃片女裝工序同 【實施方式】 以下,參照圖式,蜻日日士令 口月本發明之實施形態。 85733 200415718 圖1A〜圖3係表示本發明之實施形態。 圖1A〜圖1H係以模式說明本實施形態之各工序之立體 圖,圖2係晶片安裝工序之說明圖’圖3係本實施形態之$ 造工序之流程圖。 圖1A係表示在半導體晶圓4〇之表面4〇a貼附背面研削用 之保護帶42之保護帶貼附工序(步驟8丨)。 對晶圓表面40a之保護帶42之貼附係適用以往一般之疊 層裝置43。 保護帶42之厚度可適當地加以選定,依據晶圓表面4(^之 平面狀態加以選擇。即,晶圓表面4〇a之各元件形成有凸塊 等金屬哭起物時,需要有可吸收該金屬突起物之程度之厚 度。 在本貫施形態中,保護帶42之厚度約2〇〇 #m。 保護帶42係由紫外線硬化性及熱收縮性之黏著帶所構 成。尤其在本實施形態中,係使用林帝克株式會社製之切 割帶(N系列),作為保護帶42。 其次,如圖1B所示,施行使用背面研削裝置料之半導體 晶圓40之背面4〇b研削工序(步驟S2)。 研削量依照晶圓厚度加以決定。在本實施形態中,係利 用此背面研削工序,厚度薄化成20 //m程度之晶圓厚度。 圖1 C係表示晶圓背面之後處理工序。執行此後處理工序 之目的係為了除去背面研削工序後之晶圓背面4〇b之殘留 應力’依照需要實施利用研磨裝置45之機械研磨或濕式蝕 刻。後者之情形’保護帶42可具有作為覆蓋晶圓表面4〇a之 85733 200415718 掩膜之機能。 其次,如圖ID所示,施行介著切割用黏著帶(切割帶)47, 將厚度薄化後之半導體晶圓40安裝於環形框48之工序(步 驟 S3)。 切割帶47可使用其後容易施行晶片之拾取之紫外線硬化 性材料。 依據本實施形態,由於半導體晶圓40之表面40a貼附有保 護帶42,可提高抗折性,故可防止操作中發生半導體晶圓 40之破裂等。 圖1E係表示切割工序(步驟S4)。 在此切割工序中,半導體晶圓40與貼附在其表面40a之保 護帶42共同地被分割成個別之晶片。 附保護帶42之半導體晶圓40之切割採用一般之單切割法 時,有時可能發生刀片49之阻塞而影響切割之品質。此晚_, 可適用最初僅切割保護帶42,然後更換刀片49而切割半導 體晶圓40之分段切割法。 其次,如圖1F所示,對貼附在切割後之半導體晶圓40之 表面40a之保護帶42與貼附在半導體晶圓40之背面40b之切 割帶47,分別利用紫外線照射裝置50A、50B執行照射紫外 線之工序(步驟S5)。 保護帶42及切割帶47分別由紫外線硬化性膠帶材料所構 成,故可利用紫外線照射使其硬化,分別降低對半導體晶 圓40之黏著力。 在本實施形態中,對保護帶42之紫外線照射工序及切割 85733 -10- 200415718 帶47之紫外線照射工 又,對侫雀飛 木门時進行’以降低製程成本。 士保&T42及切割帶47之 定於採同時進行方式。 ’、外、.泉…、射工序並不限 接著’如圖1 G所示,施荇曰μ J,、 Α太杂、Α 仃叩片41炙拾取工序(步驟S6)。 在本⑤弛形態中,拾取時曰 s 叩 與切割帶47間之分離採 用以任疋免頂針方式。 在前面之紫外線照射工序中 宁更化爻切割职47與晶片μ之 背面間 < 黏著力雖降低,伸 仁由於有面彼此之密接作用,故 兩者《―體關係依然持續著。因此,在切刻帶47之正下方 配置分離裝置52,用於驅動可沿著預備拾取之晶片下面水 平移動《滑座52a ’以施行晶片41與切刻帶47間之分離。 但:在晶片厚5〇#喊下之超薄型晶片單獨分離時,在驅 動滑座52a多半會發生晶片破裂或缺損。 因此,在本實施形態,利用在半導體晶圓40之表面術站 附之狀態施行切割,故在分離後之各個晶片41之表面仍然 殘留著保護帶42。 因此,此保護帶42具有補強晶片41之功能,可執行提高 晶片抗折性之作用。故可防止驅動滑座52a時發生晶片41之 破裂。 又,依據本貫施形態,因晶片41之表面貼附著保護帶42, 不僅可防止吸具51之吸著作用造成晶片々I之破裂,且可避 免因與吸具5 1之直接接觸而發生晶片41之表面污染或損 傷。 接著,如圖1Η所示,執行將拾取之半導體晶片4丨移載至 85733 -11 - 200415718 例如導線架54之晶片搭載部之晶片安裝工序(步驟s7)。 又,「晶片搭載部」不僅限於與導線架5 4有關之τ晶片料載 部,也相當於印刷電路基板上之晶片搭載部及封裝容器内 之晶片搭載部等。 對導線架54之晶片41之安裝係使用以往公知之安裝器 53。安裝益53係吸住晶片41表面,將其輸送至導線架μ上 之晶片搭載部,經由接著劑或接著片加以安裝。此時晶片 41因受保護帶42所補強,故可防止安裝時之壓力導致=片 41之破裂。 其次,執行由安裝後之晶片41背面分離除去料帶42之 工序(步驟S8)。 圖2係說明晶片安裝工序用之晶片搭載部之側剖面圖。晶 片41係被接著材料55接合於導線架54。接著材料Η係利用 來自接觸於導線架54下面之加熱器56之加熱作用而硬化之 型式之接著劑所構成。 如上所述,保護帶42係由紫外線硬化性及熱收縮性之帶 材料所構成,在前面之紫外線照射工序中,黏著力雖降低, 但與晶片41表面間之密接作用依然殘留著。 因此在本貫施形態中,在晶片安裝之際,可利用使接 著劑55硬化用之加熱器56,使保護帶42熱收縮。 藉此,可容易將保護帶42由晶片41表面分離除去。 因此,依據本實施形態,可有效防止拾取時之晶片破裂 及安裝時之晶片破裂,故可適切地製造成50 // m以下之超薄 型《半導體晶片,並製造對機器之小型化•薄型化有貢獻 85733 -12- 200415718 之半導體裝置。 、尤其,依據本實施形態’可在同一工序執行晶片安裝工 序與保護帶分離工序,故可謀求製程成本之降低,μ需 使用除去保護帶42用之附加的工具,即可實施本發明Γ 以上,已就本發明之實施形態予以說明,但本發明並不 限定於此’當然可依據本發明之技術的思想,、 變形。 足 例如,在以上之實施形態中’保護帶42係、由紫外線硬化 性及熱收縮性之帶材料所構成,但也可依照晶片 質狀態,利用熱發泡性薄片材料構成該保護帶。此時僅 利用對保護帶之加熱作用’即可容易地由晶 去該保護帶。 叫刀離除 又,在以上之實施形態中,雖係以同-工序執行晶片安 裝工序與保護帶分離工序,但當然也可獨立地執行此^ 序。 守工 產業上之可利用性 如以上所述,依據本發明之半導體裝置之製造方法,口 有效地防止晶片破裂或缺損’適切地執行晶片之拾取工: 及安裝工序’製造對電子機器之小型化 半導體裝置。 丹土化有貝獻之 【圖式簡單說明】 圖1八〜圖_、說明本發明之實施形態之半導
造工序之立體圖。圖U表示保護帶貼附工 I 面研削工庠,Γ本- ® 1Β表不背 圖“晶圓背面之後處理工序,圖叫示 85733 -13- 200415718 晶圓安裝工序,圖1E表示切割工序,圖IF表示紫外線照射 工序,圖1G表示拾取工序,圖1H表示晶片安裝工序。 圖2係說明本發明之實施形態之半導體裝置之製造工序 之立體圖,表示保護帶分離工序。 圖3係說明本發明之實施形態之半導體裝置之製造工序 之流程圖。 圖4A〜圖4G係說明第1以往例之半導體裝置之製造工序 之立體圖。圖4A係表示保護帶貼附工序,圖4B係表示背面 研削工序,圖4C係表示保護帶分離工序,圖4D係表示晶圓 安裝工序,圖4E係表示切割工序,圖4F係表示拾取工序, 圖4G係表示晶片安裝工序。 圖5A〜圖5G係說明第2以往例之半導體裝置之製造工序 之立體圖。圖5A係表示半切割工序,圖5B係表示保護帶貼 附工序,圖5C係表示背面研削工序,圖5D係表示晶圓安裝 工序,圖5E係表示保護帶分離工序,圖5F係表示拾取工序, 圖5G係表示晶片安裝工序。 圖6A〜圖6G係說明第3以往例之半導體裝置之製造工序 之立體圖。圖6A係表示保護帶貼附工序,圖6B係表示背面 研削工序,圖6C係表示晶圓安裝工序,圖6D係表示保護帶 分離工序,圖6E係表示切割工序,圖6F係表示拾取工序, 圖6G係表示晶片安裝工序。 【圖式代表符號說明】 1 研削裝置 2 剝離帶 85733 -14- 環形框 切割銀 頂針 吸具 導線架 保護帶 切割帶 半導體晶圓 半導體晶片 安裝器 半導體晶圓 半導體晶片 半導體晶圓 半導體晶片 半導體晶圓 表面 背面 晶片 保護帶 疊層裝置 研削裝置 研磨裝置 切割帶 環形框 -15 - 200415718 49 刀片 50A 紫外線照射裝置 50B 紫外線照射裝置 51 吸具 52 分離裝置 52a 滑座 53 安裝器 54 導線架 55 材料 56 加熱器 85733 . 16 -

Claims (1)

  1. 200415718 拾、申請專利範園·· 一種半導體裝置之製造方法,其特徵在於包本· 保護帶貼附工序,其係在半導體晶圓表㈣ 削用之保護帶者; “ 其厚度薄化者; 円面研削工序’其係研削前述半導體晶圓 厘涪落a a . w :二序’其係在前述厚度薄化後之半導體晶圓心 刀菩用黏考帶,與前述保護帶共同將前述 圓分割成個別之晶片者,· 1曰曰 片:::ΐΓΓ其係拾取前述晶片,並將其移載至晶 帶:護帶分離工序,其係由前述晶片表面分離前述保護 2. 如申請專利範圍第1J頁之半導體裝置之製造方法’其中 工序:4執们14晶片*裝工序與前絲護帶分離 3. 如範圍第1項之半導體裝置之製造方法,其中 著帶;Γ線硬化型之帶材料作為前述保護帶及前述黏 、:前述切:工序後、前述晶片安裝工序前,包 4 :護帶及前述黏著帶照射紫外線之工序者。。 •如申請專利範㈣3項之半導體裝置之製造方法, 利用無頂針方式執行在 八 黏著帶分離前述晶片者。工序中由前述 85733 200415718 5.如申請專利範圍第1項之半導體裝置之製造方法,其中 使用具有熱收縮性之帶材料作為前述保護帶;且 利用前述保護帶之熱收縮執行在前述保護帶分離工序 中由前述晶片表面分離前述保護帶者。
    85733
TW92119271A 2002-07-29 2003-07-15 Manufacturing method for semiconductor device TW200415718A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220294A JP2004063799A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW200415718A true TW200415718A (en) 2004-08-16

Family

ID=31184764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92119271A TW200415718A (en) 2002-07-29 2003-07-15 Manufacturing method for semiconductor device

Country Status (3)

Country Link
JP (1) JP2004063799A (zh)
TW (1) TW200415718A (zh)
WO (1) WO2004012247A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
JP5092719B2 (ja) * 2007-12-04 2012-12-05 日立化成工業株式会社 半導体装置及びその製造方法
JP5337226B2 (ja) * 2011-11-09 2013-11-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330940A (ja) * 1996-06-13 1997-12-22 Sony Corp 半導体装置の製造方法
JPH11204551A (ja) * 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
JP2001044144A (ja) * 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004063799A (ja) 2004-02-26
WO2004012247A1 (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
TWI283457B (en) Manufacturing method of semiconductor device
TW493236B (en) Method for manufacturing semiconductor devices
TWI309870B (en) Method and apparatus for peeling surface protective film
JP2004311576A (ja) 半導体装置の製造方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
JP2019057526A (ja) ウエーハの加工方法
WO2012106191A2 (en) Pre- cut wafer applied underfill film
TW200415718A (en) Manufacturing method for semiconductor device
JP4462940B2 (ja) 半導体装置の製造方法
JP2003243344A (ja) 半導体装置の製造方法
US20140290843A1 (en) Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
US20180233395A1 (en) Method of manufacturing element chip
JP2005243910A (ja) 半導体チップの製造方法
JP2005260154A (ja) チップ製造方法
JP2008098428A (ja) 半導体装置の製造方法
JP2004273639A (ja) 半導体装置の製造方法
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
US20070221318A1 (en) Adhesion tape and method for mounting a chip onto a substrate
JP4342340B2 (ja) 半導体装置の製造方法
JP5849405B2 (ja) 半導体装置の製造方法
JP2003124147A (ja) 半導体装置の製造方法
WO2019171467A1 (ja) 半導体装置及びその製造方法
JP2007005366A (ja) 半導体装置の製造方法
US20200266089A1 (en) Carrier and method for manufacturing semiconductor device