TW200414451A - Method of forming a floating gate in a flash memory device - Google Patents

Description

200414451 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種在一快閃記憶體裝置中形成一浮動閑 極的方法，且更尤指一種在一快閃記憶體裝置中形成—浮 動閘極而能夠改良一資料快閃記憶體裝置特性的方法，其 方式係藉由移除一位於一第一多晶矽膜與一第二多晶砂膜 之介面内的本質氧化物膜而予以達成，該方式使得在形成 違第一多晶石夕膜之後，一碎甲燒氣體係經導入以分解該本 質氧化物j莫、一氮氣退火製程係經實現以致分解出的氯氣 氣組和氧氣氣體對一氮氣氣體作出反應並接著加熱除去氣 體、以及一矽甲烷氣體和一磷化氫氣體係經導入而形成第 一多晶硬膜。 【先前技術】 一資料快閃記憶體裝置中，一〇·115微米之浮動閘極係由 第一和第二多晶矽膜之雙多晶矽膜所組成。這在藉由如寫 入（program)、抹除等機制以移動電子上扮演了重要的角 色。然而，由於第一和第二多晶矽膜係藉由一種外置製程 (ex-situ process)予以形成，一本質氧化物膜係形成於第一 多晶矽膜與第二多晶矽膜之介面。 將引用圖1A及圖1B說明目前已經開發，在資料快閃記憶 體裝置中形成〇· 11 5微米浮動閘極的方法。 引用圖1A，一穿隧氧化物膜12和一第一多晶矽膜13係在 一半導體基底11上形成。一氮化物膜14係接著在該第一多 晶石夕膜13上形成。其次，該氮化物膜14係使用一隔離遮罩 86418 c 200414451 精由微影製程和蝕刻製程予以製作圖帛。第一多晶矽膜。 和牙隧氧化物膜12係使用製出圖案之氮化物膜14作為遮罩 丁以蝕刻。之後，曝露之半導體基底11係以一給定深度予 以蝕刻，從而形成一溝槽。一氧化物膜丨5係藉著在整體架 構上予以形成而使得該溝槽遭到掩埋。 引用圖1B，在研磨氧化物膜15之後，第一多晶矽膜13上 之氮化物膜14係經蝕刻而形成一隔離膜。一第二多晶矽膜 16係接著在整體架構上予以形成。其次，該第二多晶矽膜 16和第一多晶矽膜13係經圖案製作而形成一浮動閘極。然 而，因為第一多晶矽膜13和第二多晶矽膜16係藉由一連續 製私予以形成，故本質氧化物膜17存在於第一多晶矽膜Η 和第二多晶碎膜1 6之介面。 由於浮動閘極係藉由上述製程予以形成，故本質氧化物 膜存在於第-多晶石夕膜與第二多晶石夕膜之介面。因此，存 在著電子在裝置運作時陷落至本質氧化物膜的問題。位元 失效在单兀之臨界電壓因電子陷落至本f氧化物膜而下降 時發生。另外，當該本質氧化物膜作用為一寄生電容時， 會發生初始供應之電壓下降的現象。這降低了分佈單元之 ^界電壓時的整體均句度，纟中該臨界電壓為快閃記憶體 ^置的-項重要參|，整體均句度之下降導致裝置之特性 降低。 同時若製私時間在第二多晶矽膜於清理第一多晶矽膜 之表面之後予以形成之前係遭到延遲，則本質氧化物膜之 厚度會進-步增加。本質氧化物膜即使在清理第一多晶石夕 86418 200414451 月吴《表面之後仍得以生長的理由在於要完全移除一化學氧 化物膜是有困難的，原因是少量化學氧化物膜因化學材料 即使在實現清理製程之後仍然殘留。 圖2為單元之臨界電壓與單元之數目在抹除運作時之關 係圖。在圖2中，標示為”A”之部分表示單元之臨界電壓有 下降之部分。 圖3描繪在一 SIMS輪廓上之觀測結果，取決於是否要清 理第一多晶矽膜之表面以確認一磷摻雜輪廓。在圖3中，，，A,， 表π上有：沈積未給定熱預算之非結晶矽膜之晶圓。這表示 第二多晶矽膜基體内之磷濃度大約為每立方公分3·2Ε2〇個 原子且磷尚未擴散至第一多晶矽膜内。，’Β”表示第一多晶矽 膜之表面遭到清理。假使位於第一和第二多晶矽膜之介面 的本質氧化物係生長為大約18埃（人）之厚度，貝γΒ"表示第 一多晶矽膜内磷之濃度和第二多晶矽膜内磷之濃度幾乎一 樣。”c”表示第一多晶矽膜之表面未遭到清理。由於超過 埃之本質氧化物膜係於第一多晶矽膜與第二多晶矽膜之介 面生長，故第一多晶矽膜内磷之濃度大約為每立方公分 5 ·6Ε 19個原子且第二多晶矽膜内磷之濃度不超過每立方公 分1.1Ε20個原子，這個數值為第一多晶矽膜内磷之濃度的 一半。如上所述，當本質氧化物的厚度於第一多晶矽膜與 第二多晶矽膜之介面增加時，在磷掺雜輪廓中有顯著差異。 【發明内容】 因此，本發明係設計用來實質消除一或多個因相關技藝 之限制和缺點所導致的問題。 86418 200414451 本發明 < 其中一個目的在於提供一種在一快閃記憶體裝 置中形成一 閘極而能夠完全移除一生長於一第一多晶 珍膜盘一堂一办 /、 弟—夕日日矽膜之間的本質氧化物膜並從而改良裝 置運作可信賴度的方法。 本發明义另一目的在於提供一種在一快閃記憶體裝置中 形2 一浮動閘極而能夠全完移除一位於一第一多晶矽膜與 第一夕晶矽膜之介面内的本質氧化物膜的方法，該方法 ^ 夕甲k氣^係在形成該第一多晶石夕膜之後予以導入 、、刀解邊:本貝氧化物膜，一氮氣退火製程係經實現而使得 ^過過分解之本質氧化物膜之氫氣氣體和氧氣氣體對一 氮孔氣4乍&反應並接著加纟除去t體，然後形成該第二 多晶硬膜。 :發明之附加優點、目的、及特徵將在底下之說明中予 =分提出且經檢視底τ之說明對本行人士將變得部分顯 立二或可由本發明之實際作學習。本發明之該等目的和 特：二可藉由所書寫之說明與其申請專利範圍以及附圖 才曰出架構而予以實現並達成。 為了達到這些目的盘並仓彳瓦 』士、 匕優點以及根據本發明之目的， 如本又之體現和廣 # #丄 裝置中开,… 根據本發明在-快閃記憶體 ^成-㈣閘極的方法其特徵在Μ含 r 體基底上形成化物膜和—卜多L夕 旲蝕刻弟一多晶#膜和 以一給定深度㈣曝露之半導《一 £域並接考 在整個架構上开彡成. 基底，從而形成一溝槽、 86418 ：18 埏以致溝槽遭到掩埋、並接著 200414451 研磨泫氧化物膜以形成一隔離膜、分解一生長在今第—夕 晶碎膜上之本質氧化物膜、實施一退火製程而對該：解: 之材料加熱除去氣體、並接著形成一第二多晶矽膜、以及 製作第二多晶矽膜和第一多晶矽膜之圖案以形成一浮 閘。 / 在本發明之另一個觀點中，要瞭解本發明之前述一般說 明及底下之詳細說明兩者皆作為實施例和說明性質且其专 圖在於提供對本發明之進一步說明，”請專利範圍；； 述° 【實施方式】 現在將詳細引用本發明之較佳具體實施例，該等實施例 係描緣在附圖巾，其中相稱之編號係用於識別相同或類似 之部件。 圖4A至圖4C係快閃記憶體裝置之剖面圖，其功用在於說 :-種根據本發明之較佳具體實施例在記憶體裝置中形成 -浮動閘極的方法。圖6描繪一根據本發明用於形成一第二 多晶矽膜之製程方法。 在快閃圮憶體裝置中形成浮動閘極的方法現在將引用圖 5和圖6予以說明。 引用圖4A，一穿隧氧化物膜22和一第一多晶矽膜23係在 :半導體基底21上形成。一氮化物膜24係在該第一多晶矽 U形成。此時，第—多晶梦膜23所形成之厚度大約為 3〇(^ 700埃。其次’氮化物膜24係使用一隔離遮罩藉由一微 〜製裎和一蝕刻製程予以製作圖案。在使用該經過圖案製 86418 200414451 ^為遮罩之氮化物膜24以蝕刻第一多晶矽膜23和穿隧 氧化物fe22d曝露之半導體基底21係以-給定深度予 以1虫刻’ I而形成-溝槽。-氧化物膜25係藉著在整體架 構上形成以致溝槽遭到掩埋。 藉由引用圖4B，在研磨氧化物膜25之後，第一多《晶矽膜 23上（氮化物膜24係經蝕刻而形成一隔離膜。同樣地，一 清理製程係經實施而使第一多晶矽膜23之表面上生長的本 質乳化物膜達到最小。此時，本f氧化物膜未藉由清理製 程予以完全移除並殘留一化學氧化物膜。清理製程係使用 一 HF落液、一稀釋過之HF溶液或11(：^予以實施。同時，若 使用HF溶液實施清理製程，則斥水性表面^ surface)可在該化學氧化物膜最小化的同時予以形成。若使 用RCA實施清理製程，則缺陷及粒子之產生可達到最小。 轉向圖4C和圖5，在反應室之溫度和壓力分別維持在 510〜590°C和200〜600毫陶爾（mTorr)的狀態下，取決於圖$ 所不之製程万法，一約為（My ·9 SLM之矽甲烷氣體係經導 入並反應約5〜20分鐘以致矽甲烷和二氧化矽根據[化學方 裎式1]而为解。在反應室之溫度和壓力分別為75〇〜95〇艽和 100〜300毫陶爾的狀態下，一約為SLM之氮氣氣體 係經導入並反應5〜20分鐘以致氫氣氣體和氧氣氣體對氮氣 氣體作出反應並根據〔化學方程式2 口熱除去氣體。另外， 在反應室之脈度和壓力維持在5 1 0〜590°C和2〇〇〜600毫陶爾 的狀態下，一 〇·5〜2.0SLM之磷化氫和矽甲烷所組成之混合 氣體係經導入並反應20〜40分鐘以形成第二多晶石夕膜26。石夕 86418 -11 - 200414451 膜係藉由使用石夕甲燒氣體分解並使用氮氣氣體退火加熱除 去氣體在第一多晶矽膜23上再生長10〜30埃之厚度。第二多 晶石夕膜26之總厚度藉由矽甲烷氣體和磷化氫氣體所組成之 w合氣體而變為大約6 0 0〜2 0 0 0埃。另外，第—多日梦膜2 6 和第一多晶矽膜23係經圖案製作而形成一浮動間極。 [化學方程式1]

SiH4->Si* + 2H2 Si02->Si* + 0 [化學方蠢式1] n2->n*+n* N* + 2H2->NH3(加熱除去氣體） Ν* + 0->Ν0(加熱除去氣體） 如上所述’根據本發曰月，在形成第—乡晶石夕膜之後，石夕 甲氣體係經導人而將碎甲垸及：氧切分別分解成石夕和 氫氣以及料氧氣氮體退火製程係經實施以致分解出 之氫氣氣體和氧氣氣體對氮氣氣體作出反應並接著加熱除 去氣體，以切甲絲體㈣化氫氣體係經導人以形成— 第二多晶矽膜。因,匕’本發明具有可藉由移除位於第—多 晶娜第二多晶碎膜之介面内的本質氧化物膜以改良— 資料快閃記憶體裝置特性的新效應。 前述具體實施例僅作為實施例且不予以推斷為限制样 明。本解說可立即應用於其它種類之裝置。本發明之說明 係意圖作描述’而並未限制申請專利範圍之料。許 〖18 -12- " 200414451 代方法、修改、及變化對本行人士將顯而易見。 【圖式簡單說明】 本發明之以上和其它目的、特徵及優點將經由 之較佳具體實施例作以上之詳細說明並配合附圖而^ 見’其中 …、匆 圖1A和圖1B為資料快閃記憶體裝置之剖面圖，其功用在 於說明Λ種在記憶體裝置中形成—浮動閘極之傳統方法，· 圖2為單元之臨界電愚對罝 兒&對早7L疋數目在抹除運作時之關 係圖； 圖3為一取決於是否法φ筮 ，目理矛一多晶矽膜表面之磷摻雜輪 廓描述圖； 圖八至圖4C為快閃？己憶體之剖面圖，其功用在於說明— 種在。己U置中根據—本發明較佳具體實施例形成一浮 動閘極的方法；以及 、圖描、、’曰根據本發明用於形成一第二多晶矽膜之製程 方法； 【圖式代表符號說明】 11、21 半導體基底 12、22 穿隧氧化物膜 13、23 乐一多晶碎膜 14、24 氮化物膜 15、25 氧化物膜 16、26 弟一多晶碎膜 17 本質氧化物膜 86418 -13 -

Claims (1)

1. 200414451 拾、申請專利範圍： 1 · 一種在一快閃記憶體裝置中形成一浮動閘極的方法，其 包括之步驟有： 在一半導體基底上形成一穿隧氧化物膜和一第一多 晶^夕膜； 姓刻該第一多晶矽膜和該穿隧氧化物膜之給定區域 並接著以一給定之深度蝕刻曝露之半導體基底，從而形 成一溝槽； 在犛體架構上形成一氧化物膜以致該溝槽遭到掩 埋，並接著研磨該氧化物膜以形成一隔離膜； 分解一生長在該第一多晶矽膜上的本質氧化物膜，實 現退火製程以加熱除去分解出的材料，並接著形成— 第一多晶石夕膜；以及 、1作忒第二多晶矽膜和該第一多晶石夕膜之圖案以形 成一浮動閘極。 2. 如申請專利範第丨項的方法，其進一步包含的步驟有， 在形成孩隔離膜之後使用一 HF溶液、一經過稀釋之Ηρ 落液或RCA清理該第一多晶矽膜的表面。 2請專利範第1項的方法，其中對該本f氧化物膜之 解係在一反應室分別維持在51〇〜59〇。〇和2〇〇〜6⑻毫 陶爾之溫度和壓力狀態下藉由導人_約為Qi〜i9龍 Μ甲燒氣體並進行反應約5〜2()分鐘，以❹甲燒以及 4. 86418 —虱化矽分解成矽和氩氣以及矽和氧氣。 如申請專利範第旧的方法，其中該退火製程係在一反 200414451 應1分別維持在750〜950°C和100〜3〇〇毫陶爾之溫度和 壓力狀態下藉由導入-約為0.W.9 SLM之氮氣氣體並 進行反應5〜20分鐘予以實現，以致一氫氣氣體和一氧氣 氣體對一氮氣氣體作出反應並接著加熱除去氣體。 5.如申請專利範第1項的方法，其中該第二多晶矽膜係在 一反應1：分別維持在510〜59(rc和200〜600毫陶爾之溫 度和壓力狀態下藉由導入一由約〇·5〜2·〇 SLM之磷化氫 和石夕甲燒所組成之氣體並接著進行反應20〜40分鐘予以 形成。 86418 -2 -