TW200412094A - Method and apparatus for generating an input switching reference - Google Patents

Method and apparatus for generating an input switching reference Download PDF

Info

Publication number
TW200412094A
TW200412094A TW092134536A TW92134536A TW200412094A TW 200412094 A TW200412094 A TW 200412094A TW 092134536 A TW092134536 A TW 092134536A TW 92134536 A TW92134536 A TW 92134536A TW 200412094 A TW200412094 A TW 200412094A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
potential
communication system
channel transistor
Prior art date
Application number
TW092134536A
Other languages
English (en)
Inventor
William B Gist
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of TW200412094A publication Critical patent/TW200412094A/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062Setting decision thresholds using feedforward techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200412094 玖、發明說明: 【發明所屬之技術領域】 種用於產生一個參考電位之方 本發明係大致有關於一 法及裝置。 【先前技術】 在數位電腦系統中的元件之間傳輸f訊通常是必要的。 在某些情形中,資訊係從-個發送電路橫跨—資料線而被發 =至-個接收電路。該資訊典型地係被發送為_個電位而持 續-段預設的時間間隔。該被發送的信號之電位可能會受到 由於寄生效應所導致的衰減、由於與其它信號的輕合所導致 的信號雜訊、以及由於在數位電腦系統中的電路元件之有源 開關(active switching)所導致的電源雜訊影響。於是,在咳 接收電路所接收到的電位之特性可能不是理想的。 以 典型的接收電路係比較該被發送的信號之電位相對於 -個參考電纟。若該被發送的信號之電位大於該參考電位 ,則一嗰二進位i係藉由該接收電路所指出。或者是,若 該輸入信號之電位小於該參考電位,則一個二進位^係= 由該接收電路所指出。 ^ 典型地,泫麥考電位(在該項技術中亦以“開關參考電 壓”著稱)係被產生在一個印刷電路板之上。一個連接至印 刷電路板之上的電源之分壓器可以被使用來產生該參考電 位。發送該參考電位的參考電壓線係具有寄生效應,其係 包含來自印刷電路板的導線、積體電路的封裝、積體電路 、以及該三種元件之間的連線之阻抗。 200412094 邊麥考電位通常係電荷耦合至一個在積體電路上之電 源。在參考電壓線之上的寄生效應以及該電荷耦合係構成 一個低通濾波器。該低通濾波器係有助於移去在該參考電 位中之不想要的高頻雜訊。 第1圖係顯示一種典型的參考電位電路〇〇〇)。一個包 含電阻器R5(102)與R2(l〇4)的分壓器係連接在電源 VDD(l〇l)與Vss(l〇3)之間。電阻器(1〇2、1〇4)的值係決定該 參考電位(105)。該等電阻器〇〇2、1〇4)以及電源(1〇1、 103)可以存在於一個印刷電路板之上。該等電源〇〇1、 103)以及參考電位(1〇5)係被傳送至一個積體電路(丨1〇)。傳 送該等電源(101、103)之電位以及參考電位(1〇5)至積體電 路(110)的導線係分別具有藉由Z5(13〇)、Z7(15〇)以及 Z3(106)所代表的阻抗。受到該等阻抗(13〇、15〇、1〇6)所 影響的電位係分別藉由導線(132、152、1〇7)而被傳送至該 積體電路(110)。 該積體電路(110)以及讓該積體電路能夠被安裝至印刷 迅路板的封裝(未顯不出)係增加額外的阻抗至該等導線 (132、152、107)。該等額外的阻抗係分別藉由Z6(14〇)、 Z8(160)以及Z4(108)所代表。在積體電路(11〇)之上的參考 電位009)係分別透過電容器C1⑽)與C2(122)而電荷搞合 至在5亥積體電路(110)之上的電源(〖Μ、I”)。 第2圖係顯示一個參考電位電路的時序圖(2〇〇卜該電 源差分(difference)信號(201)係顯示在電源Vdd與Vss之間 的絕對差值,例如,在帛1圖中所展示的電源(134、154) 200412094 之間的絕對差值。一個參考電屡信號(2〇3)係顯示 厂堅器電路所產生的參考電位,例如,從第!圖中所展干: 利用柳叫與们⑽)之分㈣。該參考㈣信 · 根據該電源差分信號(2〇1)而定。 )糸 在弟2圖中,時脈信號⑽、2()7)係從—個發送電路 被發送至-個接收電路。該等時脈信號⑽、2刚受到 由於寄生效應所導致的衰減、由於與其它信號的輕合所導 致的信號雜訊、以及/或是由於在數位電腦系統中的電路元 件之有源_所導致的電源雜訊影f。該參考電 (2〇3)並非根據時脈信號⑽、2G7)而定,並未相關於^ :脈^⑽⑶7)而被〇心㈣咖♦並且並非根據 收电路的半導體製程、溫度、電壓以及/或是輸入終接阻 抗而定。 【發明内容】 一根據本發明的-項特點,一種通訊系統係包括_個第 輸入,其係被配置以從一個發送電路接收一個第—信號 :個^ 一輸A,其係被配置以從該發it電路接收一個第 二信號中該發送電路係具有—個根據由該發送電路的 製程'溫度以及供應„所組成的群組中之至少—個 -特徵變化曲線(pr〇me);以及一個位在一個積體電路之 上的參考電壓電路,其中該積體電路係具有-個根據由嗜 ,體電路的製程、溫度以及供應電壓所組成的群组中之^ 少-個的第:特徵變化曲線,其中該發送電路並非 該積體電路之上。 在 200412094 根據本發明的一項特點種通訊系統係包括一個第 -輸入’其係被配置以從—個發送電路接收—個第一信號 ;-個第二輸人,其係被配置以從該發送電路接收一個第 二信號;以及-個位在—個積體電路之上的參考電魔電路 ,其係包括-個第-P通道電晶體,其中該第—p通道電 晶體的閘極係運作地連接至該第—輸人;—個第二P通道 電:曰體’其中該第〕p通道電晶體的閘極係運作地連接至 該第二輸入;一個第一 η通道電晶體,其中該第一 η通道 電晶體的閘極係運作地連接至該第一輸入;以及一個第二 η通道電晶體’其中該第二η通道電晶體的閘極係運作地 連接至該第二輸入,並且盆由兮义、、, j I且具中该發达電路並非形成在該積 體電路之上。 根據本發明的一項特點,一種用於在一個通訊系統中 產生一個參考電壓之方法係、包括輸人一個產生自一個發送 電路的第ϋ;輸人-個產生自該發送電路的第二信號 ;並且根據該第一信號與第二信號來產生一個電壓參考電 位並且其中5亥產生係發生在一個積體電路之上,其中該 發送電路並非形成在該積體電路之上。 根據本發明的-項特點,一種通訊系統係包括用於輸 入一個產生自一個發送電路的第一信號之裝置;用於輸入 一個產生自該發送電路的第二信號之裝置;以及用於根據 該第一信號與.第二信號來產生一個電壓參考電位之裝置, 其中該產生係發生在一個積體電路之上,並且其中該發送 電路並非形成在該積體電路之上。 200412094 本發明之其它觀點與優點從以下的說明以及所附的申 請專利範圍將會是清楚易懂的。 【實施方式】 本發明的各個實施例係提供一個參考電位,亦以“輸入 開關參考”著稱’其係利用差動(differential)時脈信號或是 其它理想地具有1 80度相移的差動信號。該些差動信號係 藉由一個發送電路而被產生。該參考電位係根據該些差動 信號而定。該些差動信號之電位係藉由一個接收電路而被 平均且被低通濾波以產生一個參考電位,該參考電位係追 蹤一個被發送的輸入信號。 弟3圖係顯示根據本發明的一個實施例之一種接收電 路(300)的方塊圖。差動時脈信號(時脈信號(3()3)以及反相 的時脈(clockbar)信號(305))理想地具有相對於彼此為180 度的相移。該些差動時脈信號係從一個發送電路(未顯示出 )被發送出,使得該些差動時脈信號可以具有與該資料信號 (3〇1)類似的特徵。換言之,由於寄生效應所導致的衰減、 由於與其它信號的耦合所導致的信號雜訊、以及/或是由於 在數位電腦系統中的電路元件之有源開關所導致的電源雜 几係衫響該資料信號(301)以及差動時脈信號(303、305)。 δ亥些差動時脈信號(亦即,時脈信號(3〇3)以及反相的 時脈信號(305))係持續地切換(toggle)在一個第一狀態以及 個第一狀態之間。該些差動時脈信號的切換係產生可以 被識別為不同的狀態之電位。 在此實施例中,該些差動時脈信號(亦即,時脈信號 200412094 (303)以及反相的時脈信號(305))係被輸入至一個參考電壓 產生器(306)。該些差動時脈信號係被使用來在信號線(3〇7) 之上產生一個參考電位。電源VDD與Vss係電荷耦合至該 信號線(307)以提供低通濾波器給在信號線(3〇7)之上的參考 電位。一個比較器(308)係比較該資料信號(3〇1)(或是輸入 信號)電位與在該信號線(307)之上的參考電位。若該資料 信號(301)之電位大於該參考電位時,則一個代表二進位j 的黾位係藉由該比較器(308)輸出在該輸出信號線(3〇9)之上 。或者是,若該資料信號(301)之電位小於在信號線(3〇7)之 上的參考電位時,則一個代表二進位〇的電位係藉由該比 較器(308)輸出在該輸出信號線(3〇9)之上。 該參考電壓產生器(306)以及比較器(308)係内含在同一 個積體電路(304)之上。由於製程變動、溫度、電壓以及輸 入終接阻杬造成該積體電路(3〇4)的操作特徵上之變化可以 有利地影響該參考電壓產生器(3〇6)以及比較器(3〇8)兩者。 該積體電路(304)係具有一個可以是根據該積體電路的製程 、溫度以及/或是供應電壓而定的特徵變化曲線。該積體電 路的特徵化曲線可以不同於發送的積體電路(未顯示出) 之特徵變化曲線。 具有該項技術之通常技能者將會理解到該資料信號 (01)可以利用一單端資料線而被發送。該資料信號(3 〇 1)可 :利用差動資料線而被發送。一單端資料線以及一差動資 料線可以藉由一個時脈信號而被閂鎖在接收電路中。該時 脈U可以疋時脈信號(3〇3)、反相的時脈信號(奶)、該等 200412094 時脈信號(303)與反相的時脈信號(305)之組合、或是一個不 同的時脈信號。 第4圖係顯示根據本發明的一個實施例之一種參考電 位電路(400)的概要圖。參考電位電路(4〇〇)在該項技術中亦 以“參考電壓產生器,,或是“參考電壓電路,,著稱。差動時脈 h—(CQ信號(405)與CQbar信號(407))理想地具有相對於 彼此為1 80度的相移。該等差動時脈信號係持續地切換在 一個第一狀態以及一個第二狀態之間。該些差動時脈信號 的切換係產生可以被識別為不同的狀態之電位。 該等差動時脈信號(亦即,Cq信號(4〇5)與CQbar信號 (407))係被輸入至一個包含電阻器^(糾幻與R2(4〇句的分 壓器。電阻器Rl(402)與R2(404)係連接在差動時脈信號 (CQbar信號(407)與CQ信號(4〇5))之間。電阻器(4〇2、 404)的值係決定在一電壓參考信號線(4〇9)之上的參考電位 VREF。电阻器Rl(4〇2)與R2(404)可以由電阻性元件所構成 ,在該項技術中例如是以電阻器、在半導體製造閘極中所 用之材料,在半導體製造金屬中所用之材料、在半導體製 造層之間的通孔或是連接器中所用之材料、在半導體製造 主動區域之導電的區域中所用之㈣、以及/或是電晶體固 有的“導通’’或是“關斷’’電阻著稱。 電阻器(402、404)的值可以是相等的,因而該參考電 位VREF是差動時脈信號cQbar信號(4〇7)以及CQ信號 (405)的一個絕對平均值。換言之, VREF叫VCQBAR + vCQ|/2,(1) 200412094 其中VcQBAR 是CQbar信號(407)之電位,並且vcQ是 CQ信號(405)之電位。電阻器(402、404)的值可以被加權 ,因而該夢考電位V R E F疋^一個加推的平均值。換言之,該 參考電位VREF係具有一個電位在CQbar信號(407)之電位 以及CQ信號(405)之電位之間。 在第4圖中,電源VDD(401)與Vss(403)係電荷耦合至 該電壓參考信號線(409)之上的參考電位VREF以提供一個 低通濾波器給該參考電位VREF。該低通濾波器的截止頻率 可以根據該CQ信號(405)以及CQbar信號(407)的交換 (switch)頻率來加以選擇。該截止頻率可以低於該CQ信號 (405)以及/或是CQbar信號(407)之最大的交換頻率。 具有該項技術之通常技能者將會理解到該兩個信號 (CQ信號(405)以及CQbar信號(407))可以不持續地切換。 該CQ信號(405)以及CQbar信號(407)兩者可以是在一個固 定的電位。CQ信號(405)以及CQbar信號(407)兩者可以在 一段有限的時間期間内切換,然後維持一個固定的電位, 或是反之亦然。若該CQbar信號(407)以及CQ信號(405)是 互補的或是維持一個一致的電位時,該參考電位電路(4〇〇) 都正樓地運作。 具有該項技術之通常技能者將會理解到該等信號(CQ 乜號(405)以及CQbar信號(407))中之一可以自該參考電位 電路(400)斷開。藉由持續切換,其餘的信號(Cq信號(4〇5) 或是CQbar信號(407))係在該電壓參考信號線(409)之上維 持一個適當的參考電位Vref,而該斷開的信號係具有一個 12 200412094 “浮動”電位。 弟5圖係顯示根據本發明的一個實施例之一種炎考電 位電路的時序圖(500)。該電源差分信號(501)係顯示在電源 VDD以及Vss之間的絕對差值,例如,在第4圖中所展示 的電源(401、403)之間的絕對差值。一個參考電壓作發 (503)係顯示一個產生自一分壓器電路的參考電位,例如, 在第4圖中所展示的利用Ri(4〇2)與R2(404)之分壓器。該 參考電壓信號(503)係根據該等差動時脈信號(信號(5〇5)以 及信號(507))而定。例如,該等差動時脈信號可以是在第4 圖中所展示的差動時脈信號(CQ信號(405)以及CQbar信號 (407))。 參考電壓信號(503)的值是大約被定中心在差動時脈信 號(信號(505)以及信號(507))的值之間。差動時脈信號(信 號(505)以及信號(507))係具有一個特徵與該電源差分信號 (501)的特徵不一致。該參考電壓信號(5〇3)確實具有一個特 徵與該等差動時脈信號(信號(505)以及信號(5〇7))的特徵一 致。該參考電壓信號(5〇3)的值係當作為一個用於比較器的 參考電壓,該比較器係接收一個具有類似於該些差動時脈 信號(信號(505)以及信號(507))的特徵之輸入信號。例如, 在第3圖中所示的資料信號(3〇1)可以具有類似於在第3圖 中所不的差動時脈信號(時脈信號(303)以及反相的時脈信 號(305))之特徵。於是,該參考電壓信號(5〇3)係正相關於 該輸入信號,例如,在第3圖中所示的資料信號(3〇1)。 第6圖係顯示根據本發明的一個實施例之一種參考電 13 200412094 位電路(600)的概要圖。差動時脈信號(CQ信號(605)以及 CQbar信號(607))理想地具有相對於彼此為180度的相移 。該些差動時脈信號係持續地切換在一個第一狀態以及一 個第二狀態之間。該些差動時脈信號的切換係產生可以被 識別為不同的狀態之電位。 該些差動時脈信號(亦即,CQ信號(605)以及CQbar信 號(607))係被輸入至一個全波整流器電路。該全波整流器 電路係包含p通道電晶體(602、604、606、608)。所有的 p通道電晶體(602、604、606、608)都被連接以作用為二 極體。例如,當在該CQbar信號(607)之上的電位比在一電 壓參考信號線(609)之上的電位大出p通道電晶體(602)的閾 值(threshold)電壓時,該p通道電晶體(602)係容許電流流 動在該CQbar信號(607)之上的電位以及在該電壓參考信號 線(609)之上的電位之間。由p通道電晶體(604、608)所構 成的二極體之方向係相反於p通道電晶體(602、606)所構 成者之方向。 當在CQbai*信號(607)之上的電位相對於在CQ信號 (605)之上的電位之間的絕對差值大於兩倍的p通道電晶體 (602、604、606、608)的閾值電壓時,則電流流過該全波 整流器電路的一個分支。該全波整流器電路的一個分支若 非包含p通道電晶體(602、606)、就是包含p通道電晶體 (604、608)。在任一分支中的電流都使得在該電壓參考信 號線(609)之上的電位偏壓在CQbar信號(607)之上的電位 與在CQ信號(605)之上的電位之間的絕對平均值之一半。 200412094 換言之,若在CQbar信號(607)之上的電位減去該組合 的P通道電晶體(602、606)之閾值電壓是大於在CQ信號 (605)之上的電位時,則電流係流過p通道電晶體(602、 606)。若在CQbar信號(607)之上的電位加上該組合的p通 道電晶體(604、608)之閾值電壓係小於在CQ信號(605)之 上的電位時,則電流係流過p通道電晶體(604、608)。 在第6圖中,電源VDD(601)與Vss(603)係電荷耦合至 在該電壓參考信號線(609)之上的參考電位VREF,以提供一 個低通濾波器給該參考電位VREF。當電流流過任一分支時 ,電容器Cl(610)與C2(612)係被充電,並且有助於在該電 壓參考信號線(609)上維持一個固定的參考電位VREF。換言 之,電容器Cl(610)與C2(612)係執行低通濾波器的動作。 具有該項技術之通常技能者將會理解到使用具有低的 閾值電壓之p通道電晶體(602、604、606、608)係有利地 容許該些p通道電晶體能夠在一降低的電壓下“導通”。低 的閾值電壓係使得在CQbar信號(607)以及CQ信號(605)上 需要降低的電位擺幅成為可能的。 具有該項技術之通常技能者將會理解到該兩個信號(CQ 信號(605)以及CQbar信號(607))可以不持續地切換。CQ信 號(605)以及CQbar信號(607)兩者可以是在一個固定的電位 。CQ信號(605)以及CQbar信號(607)兩者可以在一段有限的 時間期間内切換,然後維持一個固定的電位,或是反之亦然 。若該CQ信號(605)以及CQbar信號(607)是互補的或是維 持一個一致的電位時,該參考電位電路(600)都正確地運作。 15 200412094 第7圖係顯示根據本發明的一個實施例之一種參考電 位電路的時序圖(700)。該電源差分信號(70 1)係顯示在電源 VDD以及Vss之間的絕對差值,例如,在第6圖中所示的 電源(601、603)之間的絕對差值。一個參考電壓信號(703) 係顯示一個產生自全波整流器電路的參考電位,例如,在 第6圖中所示的利用p通道電晶體(602、604、606、608) 之全波整流器電路。該參考電壓信號(703)係根據該些差動 時脈信號(信號(705)以及信號(707))而定。例如,該些差動 時脈信號可以分別是在第6圖中所示的CQ信號(605)以及 CQbar信號(607)之差動時脈信號。 該參考電壓信號(703)的值係大約被定中心在該些差動 時脈信號(信號(705)以及信號(707))的值之間。該些差動時 脈信號(信號(705)以及信號(707))係具有一個特徵與該電源 差分信號(701)的特徵不一致。該參考電壓信號(7〇3)確實具 有一個特徵與該些差動時脈信號(信號(705)以及信號(707)) 的特徵一致。該參考電壓信號(703)的值係當作為一個用於 比較裔的參考電壓,該比較器係接收一個具有類似於該些 差動時脈信號(信號(705)以及信號(707))的特徵之輸入信號 。例如’在第3圖中所示的資料信號(3〇 1)可以具有類似於 在第3圖中所示的差動時脈信號(時脈信號(3〇3)以及反相 的Η脈信號(305))之特徵。於是,該參考電壓信號(7〇3)係 正相關於該輸入信號,例如,在第3圖中所示的資料信號 (301) 〇 第8圖係顯示根據本發明的一個實施例之一種參考電 16 200412094 位電路(800)的概要圖。差動時脈信號(CQ信號(805)以及 CQbar信號(807))理想地具有相對於彼此為180度的相移 。該些差動時脈信號係持續地切換在一個第一狀態以及一 個第二狀態之間。該些差動時脈信號的切換係產生可以被 識別為不同的狀態之電位。 該些差動時脈信號(亦即,CQ信號(805)以及CQbar信 號(807))係輸入至一個同步的全波整流器電路。該同步的 全波整流器電路係包含p通道電晶體(802、808)、η通道 電晶體(812、818)以及電阻器 Rl(804)、R2(806)、R3(816) 與 R4(820)。 該p通道電晶體(802、808)係被連接以使得在該同步 的全波整流器電路之動作期間,一個高電位係被維持在一 信號線(811)之上。因為該CQbar信號(807)以及CQ信號 (805)是差動的,若該CQbar信號(807)具有一個高電位, 則該CQ信號(805)具有一個低電位,反之亦然。 於是,若該CQbar信號(807)具有一個高電位,則連接 至該CQbar信號(807)的p通道電晶體(802)是“關斷的”。 因為該CQ信號(805)具有一個低電位,則連接至該CQ信 號(805)的p通道電晶體(808)是“導通的”。在該CQbar信 號(807)之上的高電位係被允許傳送通過該p通道電晶體 (808)至信號線(811)。若該CQbar信號(807)具有一個低電 位,則連接至該CQbar信號(807)的p通道電晶體(802)是“ 導通的”。因為該CQ信號(805)具有一個高電位,因此連 接至該CQ信號(805)的p通道電晶體(808)是“關斷的”。在 17 200412094 該C Q信號(8 0 5)之上的高電位係被允許傳送通過該p通道 電晶體(802)至信號線(811)。 該η通道電晶體(812、818)係被連接以使得在該同步 的全波整流器電路之動作期間,一個低電位係被維持在一 信號線(813)之上。因為該CQbar信號(807)以及CQ信號 (805)是差動的,若該CQbar信號(807)具有一個高電位, 則該CQ信號(805)具有一個低電位,反之亦然。 於疋’右该CQbar #號(807)具有一個高電位,則連接 至該CQbar信號(807)的η通道電晶體(8 12是“導通的,,。因 為該C Q信號(8 0 5)具有一個低電位,則連接至該。q信號 (805)的η通道電晶體(8 18)是“關斷的’’。在該cq信號(8〇5) 之上的低電位係被允許傳送通過該η通道電晶體(8 12)至該 信號線(813)。若該CQbar信號(807)具有一個低電位,則 連接至該CQbar信號(807)的η通道電晶體(8丨2)是‘‘關斷的 。因為該CQ信號(805)具有一個高電位,因此連接至該 CQ #说(805)的η通道電晶體(818)是“導通的”。在今 CQbar信號(807)之上的低電位係被允許傳送通過該η通道 電晶體(8 18)至該信號線(813)。 該電阻器R2(806)與R3(816)係在信號線(8η)之上的高 電位以及在信號線(8 1 3)之上的低電位之間構成一個分壓器 電路。在信號線(8 11)之上的高電位以及在信號線(813)之上 的低電位藉由該分壓器電路所產生之平均值或是加權的平 均值係在該電壓參考信號線(8〇9)之上產生該參考電位ν 200412094 遠電阻裔Rl(804)係連接在電源vDD(g〇i)以及信號線 (811)之間。該電阻器R4(820)係連接在電源Vss(8〇3)以及 馆號線(813)之間。若該〇(5信號(8〇5)以及〇(^&1*信號 (807)藉由一個發送電路的驅動尚未開始時,則該電阻器 R 1(804)以及R4(820)係提供一個偏壓。此可能是該情況, 例如’當一個通訊系統最初開機時。一個通訊系統係包含 至少一個發送電路以及至少一個接收電路。 在第8圖中,該電源vDD(801)以及vss(803)係電荷耦 合至在該電壓參考信號線(8〇9)之上的參考電位Vref,以提 供一個低通濾波器給該參考電位VREF。電容器C2(810)以 及C3(8 14)係被充電,並且有助於在該電壓參考信號線 (809)之上維持一個固定的參考電位Vref。換言之,該電容 器C2(810)以及C3(814)係執行低通濾波器的動作。一個電 容器Cl(822)係連接在信號線(81丨)以及信號線(813)之間以 助於維持在信號線(811)以及信號線(81 3)之上的電位之間的 電位差。 具有該項技術之通常技能者將會理解到該CQbar信號 (807) 以及CQ信號(8〇5)係具有一個正電位擺幅是比在該信 號線(8 13)之上的電位大出^通道電晶體(81 2)以及η通道電 晶體(818)的至少一個閾值電壓。該〇(^^信號(807)以及 CQ信號(805)兩者係具有一個負電位擺幅是比在該信號線 (8 11)之上的電位小該ρ通道電晶體(8〇2)以及ρ通道電晶體 (808) 的至少一個閾值電壓。使用具有低的閾值電壓的ρ通 迢電晶體(802、808)以及η通道電晶體(812、818)將會有利 19 200412094 地容許該些p通道電晶體(8〇2、808)以及η通道電晶體 (812、818)能夠在-降低的電壓下“導通,,。低的閾值電壓 係使得在該CQbar信號(807)以及CQ信號(8〇5)之上需要降 低的電位擺幅成為可能的。 具有該項技術之通常技能者將會理解到該兩個信號 (CQ信號(805)以及CQbar信號(807))可以不持續地切換。 CQ信號(805)以及CQbar信號(807)兩者可以是在一個固定 的電位。CQ信號(8〇5)以及CQbar信號(807)兩者可以在一 段有限的時間期間内切換,然後維持一個固定的電位,或 是反之亦然。若該Cq信號(8〇5)以及CQbar信號(8〇乃是互 補的或是維持一個一致的電位時,該參考電位電路(8〇〇)都 正確地運作。 具有該項技術之通常技能者將會理解到該等信號(CQ 4吕唬(805)以及CQbar信號(807))中之一可以自該參考電位 電路(800)斷開。藉由持續切換,其餘的信號(Cq信號(8〇5) 或是CQbar信號(807))係在該電壓參考信號線(809)之上維 持一個參考電位Vref,而該斷開的信號係具有一個“浮動” 電位。 第9圖係顯示根據本發明的一個實施例之一種參考電 位電路的時序圖(900)。一個參考電壓信號(903)係顯示一個 產生自同步的全波整流器電路之參考電位,例如,在第8 圖中所示之同步的全波整流器電路。該參考電壓信號(903) 係根據該些差動時脈信號(信號(9〇5)以及信號(907))而定。 例如’該些差動時脈信號可以分別是在第8圖中所示的 20 200412094 CQ信號(805)以及CQbar信號(807)之差動時脈信號。 理想地,該些差動時脈信號(信號(905)以及信號(907)) 具有相對於彼此為180度的相移。在本發明的一個實施例 中,信號(905)以及信號(907)係被相移154度。該參考電壓 信號(903)的值係大約被定中心在該些差動時脈信號(信號 (905)以及信號(907))的值之間。在該參考電壓信號(903)中 的小漣波是由於具有相移154度的信號(905)以及信號(907) 所引起的。在該信號(905)以及信號(907)之間的180度相移 係產生不帶有漣波的參考電壓信號(903)。 產生自154度相移的信號(905、907)之參考電壓信號 (903)係具有一個特徵與該些差動時脈信號(信號(9〇5)以及 信號(907))的特徵一致。該參考電壓信號(9〇3)的值是一個 用於比較器之適合的參考電壓,該比較器係接收一個具有 類似於該些差動時脈信號(信號(9〇5)以及信號(9〇7))的特徵 之輸入信號。例如,在第3圖中所示的資料信號(3〇丨)可以 具有類似於在第3圖中所示的差動時脈信號(時脈信號 (3〇3)以及反相的時脈信號(3〇5))之特徵。於是,該參考電 壓信號(903)係正相關於該輸入信號,例如,在第3圖中所 示的資料信號(3〇1)。 —本發明的優點可以包含以下的一或多點。在一或多個 灵=例中,因為一個差動時脈信號係被使用來產生一個參 电4因此6亥參考電位可以正確地追蹤一個輸入信號的 電位之特徵。 在或多個實施例中,因為一個參考電位電路係位在 21 200412094 與比較器為同—個積體電路(亦即,接收電路)之上,因此 兩個電路可以受到半導體製程、溫度、電愿以及輸入終接 阻抗類似之影響。藉由具有影響參考電位電路以及比較器 兩者的特徵’—個藉由該參考電位電路所產生的參考電位 可以正確地追蹤在該比較器中的變化。 在-或多個實施例中,被用來產生一個參考電位的一個 絲時脈信號之頻率特徵可以類似於—個輸人信號的頻率特 锨孩差動日守脈信號以及輸入信號係藉由一個發送電路所產 生。例如是半導體製程變動、溫度、電壓、由於寄生效應所 導致的曰衰減、由於與其它信號的_合所導致的信號雜訊、以 =/或是由於電路元件之有源開關所導致的電源雜訊之任何 影響都可以類似地影響該兩個差動時脈信號(因而影響該參 考電位)以及該輸入信號。藉由一個參考電位電路所產生的 苓考電位可以正確地追蹤在該輸入信號中的變化。 在一或多個實施例中,該發送電路可以具有與該接收 電路不同的電源電位。該電源電位差可能是由於在通訊系 統的實施中之變化所造成的。該電源電位差可以是由於一 種特疋的设計目標所產生的。被用來產生該參考電位的差 動信號係藉由該發送電路所產生。再者,該些差動信號係 響應於該發送電路的電源電位。同樣地,藉由該發送電路 所發送的資料信號係響應於該發送電路的電源電位。有利 的是,該接收電路利用藉由該發送電路所產生的差動信號 ’其係產生一個相關於藉由該發送電路所發送的資料信贫 之電位範圍的參考電位。 22 200412094 利範圍。 【圖式簡單說明】 (一)圖式部分 儘管本發明已經相關於有限數目個實施例而被描述, 但是熟習此項技術者在受惠於此揭露内容之下,合體 認到其它的實施例可被思及’而*脫離在此所揭露之林 明的範嘴。於是,本發明的料應只受限於所附的申^ 第1圖係顯示習知技術的參考電位電路之—個例子 電位電路之時序圖 第2圖係顯示習知技術的參考 個例子。 的 第3圖係顯示根據本發 路的方塊圖。 明的一個實施例之一 裡接收電 弟4圖係顯示根據本發明的—個實施例之 位電路的概要圖。 種參考電 弟5圖係顯示根據太 知+仙 爆本^明的一個實施例之一滁4 位笔路的時序圖。 種參考電 第6圖係顯示根據本 位電路的概要圖。 、 M施歹丨之〜種參考電 弟7圖係顯示根據本 位電路的時序圖。 月的-個貫施例之-種參考電 第8圖係顯示根據 位電路的概要圖。 “的-個實施例之'種參考電 個實施例之一種參考 位電路的時序圖 第9圖係顯示根據本發明的 電 23 200412094 (二)元件代表符號 100參考電位電路 101、 103 電源 102、 104電阻器 105參考電位 106、 130、150 阻抗 107、 132、152 導線 108、 140、160 阻抗 109參考電位 11 0積體電路 120、122電容器 134、154 電源 200時序圖 201電源差分信號 203參考電壓信號 205、207時脈信號 300接收電路 301資料信號 303時脈信號 304積體電路 305反相的時脈信號 306參考電壓產生器 307信號線 308比較器 24 200412094 309輸出信號線 400參考電位電路 402、404電阻器 405 CQ信號 407 CQbar 信號 409電壓參考信號線 5 0 0時序圖 501電源差分信號 503參考電壓信號 505、507差動時脈信號 600參考電位電路 602、604、606、608 p 通道電晶體 605 CQ信號 607 CQbar 信號 609電壓參考信號線 6 1 0、61 2電容器 7 0 0時序圖 701電源差分信號 703參考電壓信號 705、707差動時脈信號 800參考電位電路
801電源VDD 802、808 p通道電晶體 803電源Vss 25 200412094 804、806、816、820 電阻器 805 CQ信號 807 CQbar 信號 810、814電容器 8 11、8 1 3信號線 812、818η通道電晶體 822電容器 900時序圖 903參考電壓信號 905、907差動時脈信號 26

Claims (1)

  1. 200412094 拾、申請專利範圍: 1 · 一種通訊系統,其係包括: 一個第一輸入,其係被配置以從一個發送電路接收— 個第一信號; 個第一輸入,其係被配置以從該發送電路接收一個 第一七號其中4發送電路係具有_個根據由該發送電路 的製程、溫度以及供應電壓所組成的群組中之至少一個的 第一特徵變化曲線;以及 一個位在一個積體電路之上的參考電壓電路,其中該 積體電路係具有-個根據由該積體電路的製程、溫度以及 供應電壓所組成的群組中之至少—個的第二特徵變化曲線 ,其中該發达電路並非形成在該積體電路之上。 2. 如申請專利範圍第i項之通訊系統,其更包括: 一個比較器’其係被配置以比較一個輸入信號電位與 :個藉由該參考電壓電路所產生的參考電位,纟中該比較 器係位在該積體電路之上。 3. 如申請專利範圍帛2項之通訊系統,其中該參考電 壓電路係包括-個用於遽波該參考電位的低通滤波器。 。。4.如申請專利範圍帛3項之通訊系統,其中該低通濾 波器係包括一個電容器。 …5·如申請專利範圍帛1項之通訊系統,其中該第一信 旒係互補於該第二信號,並且其中該第-信號以及第二信 遗係持續地切換在—個第—狀態以及—個第二狀態之間。 6.如申請專利範圍第1項之通訊系統,其中該參考電 27 200412094 壓電路係包括一個分壓器。 •如申請專利範圍第6項之通訊系統,其中該分壓器 係包括至少一個電阻性元件。 8·如申請專利範圍第1項之通訊系統,其中該參考電 疋電路係包括一個全波整流器電路。 9·如申請專利範圍第8項之通訊系統,其中該全波整 流器電路係包括複數個二極體。 I 0·如申請專利範圍第8項之通訊系統,其中該全波整 μ裔電路係包括複數個金屬氧化物半導體場效電晶體。 II ·如申請專利範圍第1項之通訊系統,其中該參考電 屢電路係包括一個同步的全波整流器電路。 12·如申請專利範圍第i i項之通訊系統,其中該同步 的王波整流器電路係包括至少一個p通道電晶體以及至少 一個η通道電晶體。 13. —種通訊系統,其係包括: 一個第一輸入,其係被配置以從一個發送電路接收一 個第一信號; 一個第二輸入,其係被配置以從該發送電路接收一個 第二信號;以及 一個位在一個積體電路之上的參考電壓電路,直係 括: / 個第一 ρ通道電晶體,其中該第一 ρ通道電晶體的 閘極係運作地連接至該第一輸入; 一個第二Ρ通道電晶體,其中該第二ρ通道電晶體的 28 200412094 閘極係運作地連接至該第二輸入; 一個第一 η通道電晶體,其中該第一 n通道電晶體的 閘極係運作地連接至該第一輪入;以及 一個第一 Π通道電晶體,其中該第二η通道電晶體的 閘極係運作地連接至该第二輪人,並且其中該發送電路並 非形成在該積體電路之上。 14· 一種用於在一個通訊系統中產生一個參考電壓之方 法,其係包括: 輸入一個產生自一個發送電路的第一信號; 輸入一個產生自該發送電路的第二信號;並且 根據該第一信號與第-^士妹士Λ太 牙_仡唬來產生一個電壓參考電位 ’並且其中該產生係發生在一 ^ ^ 個積體電路之上,其中該發 送電路並非形成在該積體電路之上。 15·如申請專利範圍第14音 ㈤乐14項之方法電路,其更包括: 比車父一個輸入k號電位盘兮失本+ » 與該苓考電位,其中該比較係 利用該積體電路而被執行的。 29 200412094 用一個分壓器。 20·如申請專利範圍第丨9項之方法,其中該分壓器係 使用至少一個電阻性元件。 21.如申請專利範圍第14項之方法’其中該產生係使 用一個全波整流器電路。 22·如申請專利範圍第21項之方法,其中該全波整流 裔電路係包括複數個二極體。 23·如申請專利範圍第21項之方法,其中該全波整流 為電路係包括複數個金屬氧化物半導體場效電晶體。 24. 如申請專利範圍第14項之方法,其中該產生係使 用一個同步的全波整流器電路。 25. 如中4專利範圍帛24項之方法,其中該同步的全 波整流器電路係包括至少—@ P通道電晶體以及至少-個 η通道電晶體。 26· —種通訊系統,其係包括: 置; 置; 用於輸入一個產生自一個於这雷 丨u %达電路的第一信號之裝 用於輸入一個產生自該發送雷 以及 %迗冤路的第二信號之裝 用於根據該第一信號盥第一俨 弟一尨唬來產生一個電壓參 電位之裝置,其中該產生係 個積體電路之上,, ,、“叙送電路並非形成在該積體電路之上。 拾壹、圖式: 如次頁 〇 30
TW092134536A 2002-12-26 2003-12-08 Method and apparatus for generating an input switching reference TW200412094A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/329,879 US6922086B2 (en) 2002-12-26 2002-12-26 Method and apparatus for generating an input switching reference

Publications (1)

Publication Number Publication Date
TW200412094A true TW200412094A (en) 2004-07-01

Family

ID=32469036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092134536A TW200412094A (en) 2002-12-26 2003-12-08 Method and apparatus for generating an input switching reference

Country Status (3)

Country Link
US (1) US6922086B2 (zh)
EP (1) EP1434400A1 (zh)
TW (1) TW200412094A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049487B2 (en) * 2008-11-25 2011-11-01 Linear Technology Corporation Power measurement circuit
US11323111B1 (en) * 2021-01-04 2022-05-03 Realtek Semiconductor Corp. High-frequency signal detector and method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611102B2 (ja) * 1985-01-08 1994-02-09 日本電気株式会社 信号検出回路
EP0791706B1 (en) 1996-01-31 2004-07-14 Texas Instruments Deutschland Gmbh Improvements in or relating to full-wave rectifiers
JP3427637B2 (ja) 1996-09-30 2003-07-22 ヤマハ株式会社 基準電圧発生回路
JP3024594B2 (ja) * 1997-06-30 2000-03-21 日本電気株式会社 差動増幅回路
JP3161598B2 (ja) * 1998-04-30 2001-04-25 日本電気株式会社 半導体集積回路およびその製造方法
US6278312B1 (en) 1999-02-24 2001-08-21 Intel Corporation Method and apparatus for generating a reference voltage signal derived from complementary signals
US6177815B1 (en) 1999-09-15 2001-01-23 International Business Machines Corporation High bandwidth mean absolute value signal detector with hysteresis and tunability
US6750683B2 (en) * 2001-04-30 2004-06-15 Stmicroelectronics, Inc. Power supply detection circuitry and method
US6977529B2 (en) * 2002-03-01 2005-12-20 Ics Technologies, Inc. Differential clock signal detection circuit

Also Published As

Publication number Publication date
US6922086B2 (en) 2005-07-26
US20040124906A1 (en) 2004-07-01
EP1434400A1 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
US7352229B1 (en) Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
US20100066404A1 (en) Reduced Power Differential Type Termination Circuit
JPH07297678A (ja) Cmos終端抵抗回路
TW200913461A (en) Frequency divider and latch circuit and frequency dividing method thereof
JP2007324799A (ja) 出力回路および半導体集積回路装置
US10418994B1 (en) Circuit for and method of extending the bandwidth of a termination block
TW201025853A (en) Differential signaling serial interface circuit
TW200412094A (en) Method and apparatus for generating an input switching reference
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
CN116032684B (zh) 一种lin总线驱动电路及设备
JP3366222B2 (ja) 出力回路
TWI343709B (en) Frequency divider
Bae et al. A 1-pJ/bit, 10-Gb/s/ch forwarded-clock transmitter using a resistive feedback inverter-based driver in 65-nm CMOS
CN107437894B (zh) 过电压保护装置
TWI535209B (zh) 差動信號傳輸器電路
CN110896338B (zh) 时钟传输模块与网络传输方法
CN207200682U (zh) 双向接口电路
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
US20230231476A1 (en) Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit
CN107395192B (zh) 双向接口电路
CN112087225B (zh) 差分时钟矫正电路
TWI222271B (en) Adjustable impedance circuit
TWI334072B (en) Level shifter
CN219087122U (zh) 一种电平转换与隔离电路
CN116054810B (zh) 电平转换电路和电子设备