TW200410415A - Method of fabricating thin film transistor array - Google Patents

Description

200410415

本發明是有關於一種液晶顯示器（liquid crystal display，簡稱LCD)中之薄膜電晶體陣列（thin film transistor array，簡稱TFT array)的製作方法且特別 是關於二種能夠除靜電（electr〇static discharge，簡稱 ESD)破壞之薄膜電晶體陣列的製作方法。 先前技術 發明_所扈之技術 β液晶顯示器由於具有低電壓操作、無輻射線散射、重 量輕以及體積小等傳統陰極射線管（cathode ray tube， 簡稱CRT)所製造之顯示器無法達到的優點，與其他平板式 顯示器如電漿顯示器及電致發光（electr〇luminance)顯示 器，成為近年來顯示器研究的主要課題，更被視為二十一 世紀顯不器的主流。目前液晶顯示器的發展，以主動矩陣 式（ac 口tlve/atrix)液晶顯示器最被看好成為下一代主要 的產α口，這疋由於當掃描配線（“⑽Ημ)數增加， 由外部來驅動時，每一個畫素所分配到的驅 2犄間（duty)將會很少，結果將使顯示器的顯示特性變 主動矩陣式液晶顯示器直接在畫素電極（pixel electrode)處形成電晶體（transist〇r)或是二極體 (dl〇de)等主動元件（active element)，來控制液晶顯 入液曰顧_吳λλ，專膜電日日體液日日顯示器被視為現 /日日颂不时的主旅之一。當晝素電極處於選擇之狀能 (即打開"，的狀態下），訊號將寫入此晝素：擇 200410415 五、發明說明（2) 極處於非選擇的狀態下（即關閉"〇FF" 電容可維持驅動液晶之電位。因 必、下）储存 了靜態（static)的特性。口此，液晶與驅動時間呈現 上田薄膜電晶體液晶顯* $中的薄膜電晶體陣列通常 所謂的「五道光罩」的製程所製# U圖所示。其中，每一道光罩如第1A圖至第 薄膜圖案化。 ，，員-银刻專步驟，以將各層 而阁第？ ！iE ^係習知一種薄膜電晶體陣列的製造流程剖 面圖。言月參照弟以圖，利用第一道光罩之製程，於基板 100表面形成第一金屬層102，此第一金屬層1〇2為一圖宰 ，之金屬層，其主要係由閘極102a以及與閘極102a連接 掃描配線102b所構成。 然後，請參照第1B圖，形成一閘極絕緣層（gate insulating，簡稱GI)104覆蓋基板1〇()與其上之閘極1〇2a 和掃描配線1 02b。之後，利用第二道光罩之製程，於閘極 絕緣層104上形成橫跨閘極1〇2&的通道層（channel丨 106 〇 接著’請參照第1C圖，利用第三道光罩之製程，於基 板100上形成第二金屬層11〇，此第二金屬層u〇為一圖案 化之金屬層’其主要係由源/汲極（s〇urce/drain)ii〇a& 及與源/、/及極1 1 0a 一端（源極端）連接之資料配線（data line)ll〇b所構成。此外，源/汲極11〇8係位於通道層1〇6 的兩侧。

200410415 五、發明說明（3) ' - 之後，請參照第1D圖，於基板1〇〇上形成一層保護層 (passivation layer)l 12以覆蓋上述薄膜，即第一金屬^ 102、閘極絕緣層104、通道層1〇6、第二金屬層11〇。然" 後，利用第四道光罩之製程，於保護層丨丨2中形成接觸窗 口（contact opening) 114，以暴露出源/汲極11〇8的另一 端（汲極端）。 隨後，請參照第1 E圖，利用第五道光罩之製程，於保 遵層1 1 2上形成晝素電極11 6，此晝素電極1 1 6之材質例如 為銦鍚氧化物、銦辞氧化物（I Z0 )等。此外，畫素電極1 j 6 可藉由保護層112中的接觸窗口 114與源/汲極1 i〇a的另一 端（汲極端）電性連接。 上述之第四道光罩製程中，除了會在保護層中形成接 觸窗口之外，還會如第1 F圖所示，其係第1 E圖周邊的剖面 示意簡圖。請參照第1F圖，在鄰近於基板1〇〇邊緣的閘極 絕緣層104與保護層1 12中形成開口 1 15a、1 1 5b，這些開口 115a、115b會同時暴露出第一金屬層102與第二金屬層 110。在第五道光罩製程中，第一金屬層102與第二金屬層 11 〇才會藉由所形成的晝素電極1 1 6彼此電性連接。換言 之，在第四道光罩製程之前，第一金屬層102與第二金屬 層11 〇是彼此隔離的狀態，因此造成兩金屬層之間靜電破 壞的機率大為提高。 目前有一種解決上述因第一金屬層與第二金屬層彼此 隔離而造成靜電破壞的方法，係增加一道光罩製程將閘極 絕緣層圖案化。其中，圖案化之後的閘極絕緣層具有能夠

10121twf.ptd 第8頁 200410415 五、發明說明（4) 將第一金屬層 路環狀開口將 第一金屬層電 道光罩製程， 〇 曼J月内容 因此，本 作方法，以避 與第二金屬層 本發明之 方法，在不增 避免因第一金 的發生。 根據上述 列的製作方法 形成一薄膜電 ，此一 於基板 導體層 區，再 預定顯 後，於 圖案化 後，於 π。接 素電極 電暴露 會使得 性連接 不但會 的短路環狀 後續形成的 。。然而， 增加製程的 開口（ s h 〇 r t 第二金屬層 這種解決方式必須增加一 複雜度且會增加製造成 ring)，此短 能夠與其下之 發明之目的是提供 免習知於形成畫素 彼此隔離而導致靜 的是提供一 複雜度以及 第二金屬層 再一目 加製程 屬層與 與其它 ，適於 目的 本發 具有至少 晶體陣列，包括於 第一圖案化導體層 一第一介電 分第一圖案 一種薄膜電晶體陣列的製 因第一金屬層 電極之前， 電破壞的發生 種薄膜電晶 增加製造成 彼此隔離而 體陣列的製作 本的情形下， 導致靜電破壞 上形成 示區以外之部 第一介電層上形成一第二 導體層 基板上 著，於 藉由接 係與暴露之第一圖 第二介電層 電層上形成 與第二圖案 形成一 第二介 觸窗口 明提出一種 一預定顯示 基板上形成 的分布範圍 層，藉由第 化導體層暴 圖案化導體 案化導體層 ’其具有複 數個晝素電 化導體層相 薄膜電晶體陣 區的一基板上 一第一圖案化 超出預定顯示 一介電層使得 露出來。然 層，此一第二 電性連接。之 數個接觸窗 極，以使得書 連。最後，:

200410415 五、發明說明（5) 弟一圖案化導體 除位，預定顯示區外的部分第二介電層 弟’丨免層以及第一圖案化導體層。 本發明另外提出一種除靜電破壞 具有預定韻士 万/会’適用在製作 ;男預疋，.、具不區之薄膜電晶體陣 =衣作 括：分布範園超出預定顯示區且包括曰體陣列包 連接之數條掃瞄配狳M g 1 ^祜數個閘極以及與閘極 圖案化導體層上包括數個源/沒極以二體層:成，第-極⑷連接之數條資料配及極一端（源 於第一圖案化導體層與第二圖案圖案化%體層、形成 9 連接源/汲極一端（汲極端）的一書专雷 徵在於形成第一介電声時，將素電極，其特 Γ; U松 7丨电層叶將具覆蓋預定顯示區内夕k

:及知猫配線，且暴露出位於預定 =間J 案化導體層 '然後，於第一圖案化導體層」；：；弟-圖 2導體層•，使第二圖案化導體層與暴露出， 案化導體層電性相連。 p刀第一圖 其中，形成第 。 積法，並控制其製程參數 示區内之閘極與掃描配線 邛分第一圖案化導體層。 本發明又提出一種薄膜電晶體陣列 =成在具有至少—預定顯示區的一基：：成:m ί:括—第一圖案化導體層、-介電層以及-第-固； :體，。$-圖案化導體層是配置於基板上且分；圖= 預疋顯不區。介電層則覆蓋部分第一圖案化導體層&= 譬如使用一化學氣相沉 介電層僅覆蓋預定顯 而暴路出位於預定顯示區外之

200410415 五、發明說明（6) 暴露預定顯 化導體層係 出來之第一 本發明 二圖案化導 習知於形成 發明不需額 及增加製造 層彼此隔離 為讓本 顯易懂，下 說明如T : 實施方」^ 不區以 配置於 圖案化 因為在 體層與 晝素電 外的光 成本的 而導致 發明之 文特舉 第二圖案 層與暴露 就將弟 故可避免 而且，本 複雜度以 第二金屬 點能更明 ，作詳細 外之部分第一圖案化導體層。 介電層上，且第二圖案化導體 導體層是電性連接的。 源/汲極和資料配線形成之前： 第一圖案化導體層電性相連， 極之前發生靜電破壞的情形。 罩製程，因此可在不增加製程 情形下，避免因第一金屬層與 靜電破壞的發生。 上述和其他目的、特徵、和優 較佳實施例，並配合所附圖式 第2 A圖至第2 C圖是依照本發明之一較佳實施例之薄膜 電日日體（thin film transistor，簡稱T F T)陣列（a r r a y)的 前段製程示意圖。 請參照第2 A圖，提供一基板2 〇 〇，於基板2 〇 〇中包括數 個預定顯示區2 0 1，於本實施例中所描述之，，預定顯示區” 是指在基板200上每一個預定製成顯示器面板的區域。雖 然於本實施例中之預定顯示區2〇 1數目是6個，但應用本發 明於薄膜電晶體製程時，並不限定預定顯示區2 0 1的數 量。然後，在基板2 0 0的表面形成一第一圖案化導體層 202，其中第一圖案化導體層202分布範圍超出預定顯示區 201。而第一圖案化導體層2 02包括數個閘極202a以及與閘

10121twf.ptd 第11頁 200410415

極連接的數條掃描配線（scan line)2〇2b，其形成+ 驟吕如疋於基板2〇〇上先形成一第一導體層（未繪示），然 後再利用微影蝕刻製程定義此第一導體層，使其成為第^ 圖所示之閘極2 〇 2 a以及掃描配線2 0 2 b，其中第一導<^声之 形成方法譬如是濺鍍法（sputtering)，而其材質例如是金 屬材質如鉻（chromium)或鈕（tantalum)。為簡化圖示，於 本圖中之各預定顯示區201僅顯示一條掃描配線2〇2b以及、 這條掃描配線2 02b上的閘極202a。然而，實際上每一預定 顯示區201中不只一條掃描配線2〇2b。 、 然後’請參照第2B圖，於基板200上形成一第一介電 層204 ’可作為閘極絕緣層（gate insulating，簡稱GI)， 並覆蓋預定顯示區201内之閘極202a和掃描配線2〇2b，且 暴露出位於預定顯示區201外之部分第一圖案化導體層 2 0 2。而此第一介電層2 〇 4的形成方法譬如是使用電漿化學 氣相沉積法（plasma enhanced chemical vapor deposition，簡稱PECVD)並配合沉積製程參數的控制，以 使第"電層僅覆盡預疋顯不區2〇1内之閘極2〇2a與掃 描配線202b，而暴露出位於預定顯示區2〇 1外之部分第一 圖案化導體層2 0 2。而第一介電層2 〇 4的材質例如是氮化石夕 (silicon nitride ，SiNx) 〇 之後的步驟係於基板20 0上形成橫跨閘極2〇2a的通道 層（channel layer)，但是因為第2B圖是一巨觀的示意 圖，所以為說明此一步驟，需參照第3 A圖，其係第2 B圖中 的BI部分之放大示意圖。由第3A圖可知，第一介電層2〇4

10121twf.ptd 第12頁 200410415 發明說明（8) 僅覆蓋於預定顯示區2〇1内的閘極2〇2&和掃描配線2〇2b 上，而暴露出預定顯示區2〇1外之部分第一圖案化導體層 202以及層形成於基板200上横跨閘極2〇2a的通道層 2 0 6，其中通道層2〇6可以是通道非晶矽薄膜（channei amorphous-Si layer)。而於通道層2〇6形成之後，還可以 選擇性地於通道層2〇6上形成一層歐姆接觸層（未繪示）， 其中歐姆接觸層譬如是一層n+非晶矽薄膜。 接著’請參照第2C圖，於基板2〇〇上形成一層第二圖 案化導體層210，以使第二圖案化導體層21〇與暴露出之部 分第一圖案化導體層202電性相連，其中第二圖案化導體 層210包括數個源/汲以及與源〆汲 極2 1 0 a —端（源極端）連接之數條資料配線（d a七& 1 ine) 21 Ob。而為簡化圖示，於本圖中僅顯示一條資料配 線2 1 0 b以及這條資料配線2 1 〇 b上的源/沒極2 1 〇 a。 β月繼績參知苐2 C圖，弟二圖案化導體層2 1 〇的形成步 驟譬如是於基板200上先形成一第二導體層（未繪示），然 後再利用微影蝕刻製程定義此第二導體層，使其成為第 圖所示之源/汲極2 1 0 a以及資料配線2 1 〇 b，其中第二導體 層之形成方法譬如是濺鍍法，而其材質例如是金屬材質如 鋁。此時，由於第二圖案化導體層21〇與第一圖案化導體 層2 02電性相連，故可避免習知於形成晝素電極之前發生 靜電（electrostatic discharge，簡稱 ESD)破壞的情形。 之後，為了詳細說明第一圖案化導體層2 〇 2、第_介 電層204以及第二圖案化導體層210的相對位置，需參明第

10121twf.ptd 第13頁 200410415 五、發明說明（9) 3B與3C圖，其中第3B圖係繪示第2C圖之剖面示意簡圖，而 第3C圖係第2C圖中的皿，部分之放大示意圖。請先參照第 3B圖’基板2〇〇上的第一圖案化導體層2〇2與第二圖案化導 體層210在預定顯示區2〇1範圍外互相連接，而在預定顯示 區201範圍内則是被第一介電層2〇4所隔絕。 然後’請參照第3C圖，在預定顯示區2 0 1内包含源/汲 極210a以及資料配線2i〇b的第二圖案化導體層21〇是藉由 第一介電層204而與底下包含閘極2 0 2a和掃描配線2 〇2b的 第一圖案化導體層202相隔離；而第一圖案化導體層202與 第二圖案化導體層2 1 0在預定顯示區2 〇 1外則是電性相連 的。 在完成源/汲極2 10a以及資料配線2 l〇b之後，請參照 第3D圖至第3E圖所示，係第3C圖之步驟後的薄膜電晶體陣 列的製造流程示意圖。 請參照第3 D圖，於基板2 0 〇上形成一層作為保護層 (passivation layer)的第二介電層212覆蓋上述元件，其 中第二介電層212具有數個暴露出源/汲極2 1〇a另一端（汲 極端）的接觸窗口（contact opening)214，而第二介電層 2 1 2之材質例如是介電質。 隨後’清參照第3 E圖，於預定顯示區2 〇 1内形成一書 素電極（pixel elect rode)216並填滿第二介電層212之接 觸窗口 2 1 4 ’其中畫素電極2 1 6例如是氧化銦錫（I τ 〇 )薄 膜。而且，待完成上述製程後，可包括利用蝕刻製程去除 預定顯示區201外的部分第二介電層212、第二圖案化導^

200410415 及第一圖案 特點在於網1 連，以避免 ，本發明不 度以及增加 金屬層彼此 五、發明說明（ίο) 層210、第一介電層204以 如上所述，本發明的 第一圖案化導體層電性相 之前發生靜電破壞。此外 因此可在不增加製程複雜 避免因第一金屬層與苐二 的發生。 雖然本發明已以較佳 限定本發明，任何熟習此 和範圍内，當可作各種之 範圍當視後附之申請專利 化導體層2 0 2 第二圖案化導 習知於形成晝 需額外的光罩 製造成本的情 隔離而導致靜 如上，然其並 不脫離本發明 ，因此本發明 者為準。 體層與 素電極 製程， 形下， 電破壞 實施例揭露 技藝者，在 更動與潤飾 範圍所界定 非用以 之精神 之保護 10121twf.ptd 第15頁 200410415 圖式簡單說明 圖式之簡單說明 第1 A圖至第1 E圖是習知一種薄膜電晶體陣列的製造流 程不意圖， 第1 F圖係繪示第1 E圖周邊之剖面示意簡圖； 第2A圖至第2C圖是依照本發明之一較佳實施例之薄膜 電晶體陣列的前段製程示意圖； 第3A圖係繪示第2B圖中的HI部分之放大示意圖； 第3B圖係繪示第2C圖之剖面示意簡圖； 第3C圖係繪示第2C圖中的皿’部分之放大示意圖；以 及 第3D圖至第3E圖所示係第3B圖之步驟後的薄膜電晶體 陣列的製造流程示意圖。 圖式之標號說明 1 0 0，2 0 0 :基板 102，110 :金屬層 1 0 2 a，2 0 2 a :閘極 1 02b，202b :掃描配線 1 0 4 :閘極絕緣層 106，2 0 6 :通道層 110a，21 0a ：源/ 汲極 110b，210b :資料配線 1 1 2 :保護層 114，214 :接觸窗口 115a ， 115b :開口

10121twf.ptd 第16頁 200410415 圖式簡單說明 116，216 :晝素電極 2 0 1 :預定顯示區 202 :第一圖案化導體層 204，212 :介電層 210 ·•第二圖案化導體層

10121twf.ptd 第17頁

Claims (1)

1. 200410415 六、申請專利範圍 1 · 一種薄膜電晶體陣列的製作方法，適於在具有至少 一預定顯示區的一基板上形成一薄膜電晶體陣列，該薄膜 電晶體陣列的製作方法包括： 於該基板上形成一第一圖案化導體層，該第一圖案化 導體層的分布範圍超出該預定顯示區； 於該基板上形成一第一介電層，藉由該第一介電層使 得該預定顯示區以外之部分該第一圖案化導體層暴露出 來； 於該第一介電層上形成一第二圖案化導體層，該第二 圖案化導體層係與暴露出來之該第一圖案化導體層電性連 接； 於該基板上形成一第二介電層，該第二介電層具有複 數個接觸窗口； 於該第二介電層上形成複數個晝素電極，以使得該些 畫素電極藉由該些接觸窗口與該第二圖案化導體層相連； 以及 去除位於該預定顯示區外的部分該第二介電層、該第 二圖案化導體層、該第一介電層以及該第一圖案化導體 層。 2. 如申請專利範圍第1項所述之薄膜電晶體陣列的製作 方法，其中該第一圖案化導體層包括複數個閘極以及複數 條與該些閘極連接之掃瞄配線。 3. 如申請專利範圍第2項所述之薄膜電晶體陣列的製作 方法，其中於該基板上形成該第一介電層的方法，包括使

   10121 twf.ptd 第18頁 200410415 六、申請專利範圍 用一電漿化學氣相沉積法，藉由控制該電漿化學氣相沉積 法之參數，以使該第一介電層僅覆蓋該預定顯示區内之該 些閘極與該些掃描配線，而暴露出位於該預定顯示區外之 部分該第一圖案化導體層。 4. 如申請專利範圍第2項所述之薄膜電晶體陣列的製作 方法，其中於該基板上形成該第一圖案化導體層之步驟， 包括： 於該基板上形成一第一導體層； 利用微影蝕刻製程定義該第一導體層，以形成該些閘 極以及與該些閘極連接之該些掃瞄配線。 5. 如申請專利範圍第4項所述之薄膜電晶體陣列的製作 方法，其中於該基板上形成該第一導體層之方法包括濺鍍 法。 6. 如申請專利範圍第4項所述之薄膜電晶體陣列的製作 方法，其中該第一導體層之材質包括金屬材質。 7. 如申請專利範圍第6項所述之薄膜電晶體陣列的製作 方法，其中該第一導體層之材質包括鉻與钽其中之一。 8. 如申請專利範圍第1項所述之薄膜電晶體陣列的製作 方法，其中該第一介電層的材質包括氮化矽。 9. 如申請專利範圍第2項所述之薄膜電晶體陣列的製作 方法，其中於該基板上形成該第一介電層之後，更包括於 該第一介電層上形成複數個通道層，該些通道層係橫跨該 些閘極。 1 0.如申請專利範圍第9項所述之薄膜電晶體陣列的製作

   10121twf.ptd 第19頁 ‘va^u(J415 六、申請專利範^ ------ $ 其中該些通道層包括通道非晶矽薄膜。 方法·，如申請專利範圍第9項所述之薄臈電晶體陣列的製作 括於▲其中於該第一介電層上形成該些通道層之後，更包 些通道層上形成複數個歐姆接觸層。 作方·、如申請專利範圍第11項所述之薄膜電晶體陣列的製 工3去’其中該些歐姆接觸層包括n+非晶矽薄膜。 方、·如申請專利範圍第1項所述之薄膜電晶體陣列的製作 盘法’其中該第二圖案化導體層包括複數個源/汲極以及 一該些源/汲極之一端連接的該些資料配線。 1 4·如申請專利範圍第1 3項所述之薄膜電晶體陣列的製 方法’其中於該第一介電層上形成該第二圖案化導體層 之步驟，包括： 於該基板上形成一第二導體層； 、利用微影钕刻製程定義該第二導體層，以形成該些源 /及極以及與該些源/汲極之一端連接的該些資料配線。 1 5·如申請專利範圍第1 4項所述之薄膜電晶體陣列的製 作方法，其中該第二導體層之材質包括金屬材質。 1 6 ·如申請專利範圍第1 5項所述之薄膜電晶體陣列的製 作方法，其中該第二導體層之材質包括鋁。 1 7·如申請專利範圍第丨3項所述之薄膜電晶體陣列的製 作方法，其中該些接觸窗口暴露出該些源/汲極之一端， 该端係一汲極端。 1 8·如申請專利範圍第丨7項所述之薄膜電晶體陣列的製 作方法，其中該些晝素電極係藉由該些接觸窗口與對應之

   200410415 六、申請專利範圍 該汲極端電 1 9· 一種 r 定顯示區之 括分布範圍 第一圖案化 複數條掃目苗 圖案化導體 以及與該些 於該第一圖 一介電層、 以及於該第 的一晝素電 形成該 及該些掃目苗 第一圖案化 於該第 以使該第二 體層電性相 性相連。 的方法’相在製作具有至少-預 超出該；ϊ Π ’該薄骐電晶體陣列至少包 =層包括複數個閘極以及接: ϊ第—圖案化導體層上的-= i /没極之端木連化接導的體Λ包括複數個源/沒極 卷儿、替 編連接的歿數條資料配線、形成 案：導體層與該第二圖案化導體層之間的—成 形成於該第二圖案化導體層上的—第二介带 二介電層上且電性連接該些源/汲極之$曰 極，其特徵在於： 而 第一介電層覆蓋該預定顯示區内之該些 配線，且暴露出位於該預定顯示區外 11以 導體層丨以及 卜之部分該 一圖案化導體層上形成該第二圖案化導 圖案化導體層與暴露出之部分該第—層’ 連。 $圖案化導 2 0·如申請專利範圍第19項所述之除靜電破壞的方、 其中形成該第一介電層之步驟包括使用一化學氣相’ 法，並控制該化學氣相沉積法之製程參數，以使該^積 電層僅覆蓋該預定顯示區内之部分β第一圖案化道 Jl 而暴露出位於該預定顯示區外之部分該第—圖案化道曰’ >、G導體 層0

   10121twf.ptd 第21頁 200410415 六、申請專利範圍 2 1 ·如申請專利範圍第1 9項所述之除靜電破壞的方法， 其中該第一介電層的材質包括氮化矽。 2 2.如申請專利範圍第1 9項所述之除靜電破壞的方法， 其中該第一圖案化導體層與該第二圖案化導體層之材質包 括金屬材質。 2 3. —種薄膜電晶體陣列的半成品結構，適於形成在具 有至少一預定顯示區的一基板上，該半成品結構包括： 一第一圖案化導體層，配置於該基板上，該第一圖案 化導體層的分布範圍超出該預定顯示區； 一介電層，覆蓋部分該第一圖案化導體層，且暴露該 預定顯示區以外之部分該第一圖案化導體層； 一第二圖案化導體層，配置於該介電層上，該第二圖 案化導體層係與暴露出來之該第一圖案化導體層電性連 接。 2 4.如申請專利範圍第23項所述之薄膜電晶體陣列的半 成品結構，其中該第一圖案化導體層包括複數個閘極以及 複數條與該些閘極連接之掃瞄配線。 2 5.如申請專利範圍第23項所述之薄膜電晶體陣列的半 成品結構，其中該第一圖案化導體層之材質包括金屬材 質。 2 6.如申請專利範圍第2 5項所述之薄膜電晶體陣列的半 成品結構，其中該第一圖案化導體層之材質包括鉻與鈕其 中 > 〇 2 7.如申請專利範圍第23項所述之薄膜電晶體陣列的半

   10121twf.ptd 第22頁 200410415 六、申請專利範圍 成品結構，其中該介電層的材質包括氮化矽。 2 8 ·如申請專利範圍第2 3項所述之薄膜電晶體陣列的半 成品結構，其中該第二圖案化導體層之材質包括金屬材 質。 2 9.如申請專利範圍第28項所述之薄膜電晶體陣列的半 成品結構，其中該第二圖案化導體層之材質包括鋁。

   10121twf.ptd 第23頁