TW200306081A - Processing digital data prior to compression - Google Patents

Description

200306081 玖、發明說明： 屬之技術領域 本申請案係關於壓縮前數位資料之處理過程。 I前技術 舉例而言，壓縮技術可有效減少電腦之間透過通訊線路 傳送的位元量’從而縮短傳送所需之時間。數位資料串之 統冲性負使可達成之壓縮程度方面有根本性限制（稱之為 熵率）。 f明内容 —種包含接收-原始位以之方法，其巾該原始位元f 中每一位位元均代表兩個可能邏輯位準之_。該位元串进 載運資訊。以原始位元串為基礎形成—新位元串，該新位 凡串藉由使用屬於該等邏輯位準之一的較少數位元而包含 該原始位元串的所有資訊。 箱：圖1(a)所示’在一些實施例中，壓縮之前，先將位元率 :、：處理成兩個位元串綱30, 4〇,可接近用於壓縮一位 =串加之摘率，該等兩個位元串所包含之邏輯位準时於原 口 k元串。藉由減少邏輯位準 佘 科彳卞0又位兀的數目，能夠使某特 葬：：具有邏輯位準1之機率大於具有邏輯位準。之機率。 二A :61力:此機率《差異，對於位元串A 30與位元串B 40之後 、’'昼縮處理可產生接近—料之壓縮位元串。- 參考圖2，舉例而士，4同 ® 2(a)所示，原始位元串20可包 。任何數目（N)之位元。每一 正古γ电一 母亿凡都疋以正方形表示，黑色 )不邏輯位準〇之位元，，白色正方形表示—邏輯位準 200306081

1之位元。如圖2(b)所示，位元事A 士虫…a、 1乂疋串B 40為自茲位 兀串20所形成又兩個子位元位 元串20中連續排列之邏輯位準〇位元的所3〇:括邊原始位 元串A中所佔據之位置與原始位元串 。：：：且其於位 括所有未連續排列之邏輯位 '位兀事B 40包 卞 丨彳义置5F相同於名婷始 位元，。如本例所示，位元串A3〇包括兩區塊，^個 =原始“串20中7個連續之邏輯位準。位元，另一 區塊為原始位元串2〇中4個诖鸽 >、溫絲厂 吉祕古甘、 甲個連，貝义邂輯位準〇位元285。位元 串Α中所有其它位兀確定佳 亦為败位元，於本例中，位740之長度 〇/J. . __ 3位兀串B 40包括兩個邏輯位準 兀287、289，該等兩個邏綠一 口逑輯位準0位兀287、289包含於原 始位兀串中且非位於一逵绩 ^ p ^ ^ , 、、’，貝又璲輯位準〇位元區塊中。位元 串中所有，、它位確定為邏輯位準丨位元。 圖3說明產生位元串a盥位开电 & a ，、位兀串B又過程，從壓縮前之處理 矛王序（300)開始（31〇)。雷膛拉 旧。j兒細接收一原始位元串（320)以處理成 R Γ ^璉輯位準0位元之數目的兩個位元事A與位元辛 將原m串（33Q)分為位與位元串B。

其次，如圖2(C)所+，A A - A 、、— 自k凡串B中刪除位元串b 40中位 丄、、.同、、/ 2爭A 30中連續邏輯位準〇位元之區塊的邏輯 、二彳兀氡由刪除位元串B中的該等位元，位元_ B之長 又咸土 N Μ仏U凡’其中M為位元_八中所含邏輯位準〇位元 《數目。在圖2(C)之實例中，位元宰B之長度減少M=ll位位 兀〇 、t圖^斤，万令刪除（34〇)位元串B中之位元（34〇)後，除用 定我逑輯仅卞〇仅元區塊界限的邏輯位準〇位元π〕、284 200306081 維持為邏輯位準〇位元之外，位元串A中所有邏輯位準〇位元 (350)均被反轉（35〇)為邏輯位準丨位元。因此，如圖所 示，位元串A30中僅有邏輯位準〇位元係用於定義邏輯位準 〇位元區塊280、285中起始位元282與結束位元284之位元。 藉由減少位元串A 3〇與位元串B 4〇中邏輯位準〇位元之數 •使邏輯k卞元在某特定位元上出現之機率小於邏輯 ••r位元在為特足位元上出現之機率。藉由擴大邏輯位準 、入邏輯位卞〇之機率差異，使壓縮位元串A與位元串B所需 3元數目更加接近理論壓縮長度，即熵率。愈接近摘率， 而壓縮〈位元數目愈少，進而加速所壓縮位元串之傳送周 。回到圖3,已反轉位元串A中的邏輯位準〇位元後（350)，除 ^ U兀與、结束位元之外，該程序（300)將位元_ A 30 二!^串8傳运（36())至任—典型程彳，以於結束（謂）前壓 : = 位元爭。舉例而言，可將位元率A3°與位元Μ ^ ^ 長度為Ν+Ν炙單一位元串，並且使用使用（例如） 縮技術進行壓縮。因為該等兩個位 大多數為邏輯位谁^ 增& τ 1兀，所以與原始位元串壓縮相比，壓 、、傾結果週常確實更接近熵率。 i 口圖4戶斤+ ，一γ # τ 原 - σ猎反向進行圖2所示之處理程序來恢復… 後 、，以寺兩個子位元串進行解壓縮並解争聯 口 4U)所不又位元串 — 完全相同於圖2(d) 3_位…40的在長度與組成 表千$ ^ 、、、 仏兀串。與圖2相似，黑色正方形 k耳仫卞〇<位兀，而白色正方形表示一邏輯位準1之 200306081 位π。*圖4(b)所#，將介於起始位元2δ2與結束位元聊間 之邏輯位準丨位元自邏輯位準丨位元反轉為邏輯位準〇位 儿，並組成7㈣續排列之邏輯位準〇位元細心個連續排列 之邂輯位準〇位元285的區塊。 圖5說明恢復原始位元串20之過程，此過程起始於一處理 程序叫並於位元亭Α30與位元串Β4〇解壓縮並分解後啟 力（10)舉例而5，位疋串八與位元率Β被電腦接收（5別）以 將該等位元串處理成原始位元串2〇。將介於起始位元與結 束位疋間之邏輯位準元反轉（53〇)，以將連續排列之邏輯 位準0位元區塊復原為位元串A。 然後，圖4(c)所* ’將邏輯位準⑷元附加至位元"4〇 對應於k兀串A 3〇之邏輯位準〇位元彻、挪區塊的位置 。此例中，藉由附加圖2(c)中所刪除之u個邏輯位準丨位 兀而使位元争B復原為州立位元之長度。 如圖5所示，將邏輯位淮； 耳红卞1位凡附加（54〇)至位元串β後，藉 ^ β等兩個^兀串〈同一位置中的每對位元對邏輯相加 ^、且口（550) β等兩個位元串。因此，如圖_)所示，所組 石之位元串Α盘位开虫η立τ 。、 - 串Β產生長度為Ν之位元串20，該位元 串為圖2(a)所示位元串2〇的_複本。 …：回圖5 ’組合該等兩個位元串之後，傳遞(560)該位元串· 用以（例如）於程序結束（570)之前進-步處理儲存於 吸本位以辦之二進制資訊。 、 :回圖1(a)’電腦1〇接收原始位元"〇,並於包括—輸入 ^硬體與軟體中完成對位元串20之處理，輸人琿90包括 200306081 於電腦ίο之中。所接收之位元串儲存於記憶體6〇中。記情 體60還包括用於將位元串20處理成為位元串A 30與位元_ B 4〇之軟體100。軟體1〇〇也包含用於將位元串A 30與位元 4〇壓縮成一壓縮位元申7〇之指令，位元串7〇亦儲存於記憶體 60中。壓縮之後，所壓縮之位元串川可經由一輸出埠I〗。自 記憶體60傳輸至其它電腦或裝置。電腦10還包括一用來執 行軟體100指令與作業系統120指令之處理器50，兩者同樣儲 存於記憶體60中。 …爹見圖1(b)，可經由另一電腦2〇〇中之一輸入埠2丨〇接收所 壓縮 < 位7L串70，用以解壓縮及進一步處理。藉由將所壓 縮 < 位兀串70自電腦10傳輸至電腦2〇〇，使得所傳輸之位元 數目與傳輸周期-同減少。所壓縮之位元㈣可儲存於電 腦200之記憶體220中，記憶體22〇中還儲存軟體23〇，該軟體 係用來解壓縮所壓縮之位元串7Q並將所復原之位元串A儿 與Β 40處理成原始位元_2Q之複本。—處理器24Q可執㈣ 體230之指令以解壓縮並處理數位資料。解壓縮並處理完之 後，藉由執行儲存於-作業系統(作業系統亦儲存於記 憶體220内）中之指令，可經由一輸出埠25〇自電腦綱傳輸位 兀串20。位元申20也可以保留於記憶體22〇中，供電腦2〇〇 進一步處理。 仏g上文已时淪了邯分貫施例，但其它一些實施例屬於 隨附之申請專利範圍之範疇。 ' 例如，在結合圖1所逑之實施中，利用電腦1 〇與2〇〇處理位 元夢20。然而，亦可利用其它類型之數位裝置，如行動電 200306081 活個人數位助理（PDA)、傳呼機或其它類似數位裝置來處 理位元串20。可以單獨或結合使用該等數位裝置來處理位 元串20。 而且在 > 考圖1的說明，多種裝置可輸入及輸出位元串A B 4〇幸則入埠9〇、21〇與輸出埠Η。、：咒為一示例。於其 匕不例中，鍵盤、石兹片、唯讀光碟（CD-ROM)，乙太網路均 可耗入及輻出位元串。另外，視頻顯示器、印表機、或其 ΈΓ周邊裝置亦可自電腦輸出位元串。 、、’。口圖2-5 ’處理程序（3〇〇)與（5〇〇)處理邏輯位準〇位元之 區塊；、、：而，處理程序（300)與（5〇〇)也可處理邏輯位準丨位元 <區塊上。處理程序（300)與（5〇〇)還可利用其它不連續之邏 輯表示。 上述各例中，電腦10，200對原始位元串2〇、a 30、B 40 C行處理壓鈿、傳輸、解壓縮及再處理。但是，電腦間 =可傳迗其匕類型之數位資料。例如，電腦間可傳送數位 資料檔案、數位資料流或其它類似之數位資料。 。結合圖2與圖3所述之程序（3〇〇)，及結合圖镇圖$所述之 私序（50G)不限；^於任何特定硬體或軟體組態；而是在任何 計算或處理環境中皆可發現其適用性。程序⑽)與（500)可 運用硬體、軟體或軟硬體組合來實施。程序(糊與(綱可 ^用機_ (如可裎式規劃電腦）上執行之電腦程式、來會施， =等機器包括-處理器，一可由處理器讀取之機器可讀媒 體（包括揮發性與非揮發性記憶體及/或儲存元件），至少一 輸入裝置與-個或多個輸出裝置。程序（)與⑽)還能膏 -10- 200306081 施於專用積體電路（ASI〇中。結合圖 10與200所接收之位元串20，進而：=式碼可應用电腦 甚斗去人山、之 丁心序（300)或（500)，吱 屋生知出貝訊。輸出資訊可供應一- 輸出埠1】0與250。 個或多個裝置，例如 、每個電腦程式均可以高階程式或物件導向式… 貫施以便與電腦系統溝通。但必要時 /式 士五士斗、4丨σ 电知程式可以組合 …亀語言之形式實施。在任何情況下"亥 一已編譯或已解譯之語言。 β σ為 4母程式均可儲存於—機器可讀媒體或裝置中，例 如，Ik機存取記憶體（RAM)、 機iCD Rm/Π 〜、记丨思植（ROM)、唯讀光碟 置(心 碟機、磁碟片或類似的機器可讀媒體或裝 =在:，；^ ⑽ 胃取可讀取媒料設定及操作機器以執行程序 :;0;)與（夠。程序⑽)與（5⑽)亦可實施為機器可讀= =月“王式配置在一起，當執行時，電腦程式中的指令可 使电腦依據程序（300)及（500)運作。 、程序（300)可於-電腦上運作，而程序（5〇〇)可於另 〈電腦上運作。 簡單說明 圖1展示一電腦之方塊圖。 圖2展示壓縮前位元串之處理過程。 ' 圖3展示一壓縮前之程序流程圖。 圖4展示解壓縮後位元串之處理過程。 圖5展示一解壓縮後之程序流程圖。 200306081 圖

ίο電腦 20 位元串 30 位元串A 40 位元串B 50處理器 60 記憶體 70 壓縮過的位元串 90 輸入埠 100軟體S/W 110輸出埠 120作業系統0/S 200電腦 210輸入埠 230軟體S/W 250輸出埠 220記憶體 260作業系統〇/S

Claims (1)

1. 200306081 拾、申請專利範圍： 一種万法，其包含： 接收一原始位元串，矣一位元告 _ 母 < 兀都代表兩個邏輯位準之 一或另一避輯位準，該位元申載運資訊；及 以該原始位元申為基礎形成一新位元串’該新位元串 載運所有資訊並且所包括的該等邏輯位準之—的位元數 目少於忒原始位元串中的位元數目。 2·如申請專利範圍第1項 - 、一 "心万古，、甲μ祈位兀串長於該原 始位兀串，且短於該原始位元率的兩倍長。 3·如申凊專利範圍第1項之方法並 — 、一 不/、之万凌具中琢祈位兀串包含以該 原始位兀串為基礎所形成的兩個子位元串。 4.=申二專利範圍第3項之方法，其中該等兩個子位元串包 含一=一位兀串與一第二位元串，該第一位元串包括具 有第逋輯位準之至少兩個連續排列之位元，該第二 位兀串包括具有該第一邏輯位準之剩餘非連續排列之位 兀，該等至少兩個連續排列之位元係藉由一起始位元與 一結束位元所定義。 5·如申μ專利範圍第4項之方法，其中該新位元串之形成包 $自茲第二位元串刪除對應於該第一位元串所包含之該 =土少兩個連續排列之位元的至少兩個位元，以及將該 第么'元串中違等至少兩個連續排列之位元反、轉成一第 一迷輯位準，該起始位元與該結束位元未被反轉。 6·如申請專利範圍第1項之方法，還包括： 壓縮該新位元串。 一種方法，包括： 200306081 接收:位元奉，每一位元都代表兩個邏輯位準之一^ /邏輯位準，該位元_載運該等邏輯位準之一的較3 數位元’該位元申載運資訊；及 形成;位元串，該新位元串載運所有資訊並且所自 括的该等邏輯位準之-的位元數目多於該位元夢中的位 元數目。 8. 如申請專利範圍第7項之方法’其中該新位元串之長度短 於該所接收之位元串。 9. 如申請專利範圍第7項之方法，其中該所接收之位元串包 含以/原始位元串為基礎所形成的兩個子位元串 另 /"V叫丁 ]互兀甲。 10. 如申請專利範圍第9項之方法，立中兮7、- /、τ d爭兩個子位元争 含一第一位元幸與一第二位亓志，兮々々 上 u兀串，涿罘一位元串包含 有一第一邏輯位準且藉由 ° 田起始位兀與一結束位元所 義的至少兩個連續排列之位元。 11. 如申請專利範圍第10項之方法，其還包括： 將该弟' 一位元串中每笔2； 1 γ / . 、片 寺土少兩個連續排列之位元反」 成一第二邏輯位準，令也t、、 19 " 。^兀興該結束位元未被反轉 12. 一種數位裝置，其包括： 一處理器’其被組態以執行指令；及 -記憶體，其中所儲存之指令可使處理哭， 之一：收一原始位元幸，每-位元都代表兩個邏輯位. :另4輯位準’該位元串載運資訊，以及 以違原始位元串為基 ^ ^ 、 串恭、蓄α Θ卷石疋形成一新位兀串，該新位 载運所有資訊並且所包 匕括的該寺避輯位準之一的位 200306081 位元數目。 位裝置’其中該新位元串長 原始位元_的兩倍長。 位裝置，其中該新位元串包 形成的兩個子位元串。 ，數目少於該原始位元争中的 13·如申請專利範圍第丨2項之數 於該原始位元申，且短於該 14·如申請專利範圍第12項之數 占以琢原始位元串為基礎所 15· 一種數位裝置，其包括： —處理器，其被組態以執行指令；及 一;己憶體，其中所儲存之指令可使處理器， “接收一位元率’每-位元都代表兩個邏輯位準之一 」 串載運該等邏輯位準之一的較 y數位兀，該位元串載運資訊，以及 勹/成_位兀串’琢新位元串載運所有資訊並且所 :括的該等邏輯位準之—的位元數目多於該位元申中的 位元數目。 16.如申請專利範圍第15項之數位裝置，其中該新位元串之 長度短於該所接收之位元串。 17·如申請專利範圍第15項之數位裝置，其中該所接收之位 元串包含兩個子位元串。 種包括一機斋可謂媒體之物品，該機器可讀媒體中所 餘存之指令可使數位裝置： 接收一原始位元申，每一位元都代表兩個邏輯位準之 或另一邏輯位準，該位元举載運資訊；及 以該原始位元辛為基礎形成一新位元攀，該新位元牟 載運所有資訊並且所包括的該等邏輯位準之一的位元數 200306081 目少於該原始位元串中的位元數目 19·如申請專利範圍第丨s項之機器可# ^ 串長於該原始位元申，且短於諸 ^ 其中3新位元 ^ — 20.如申請專利範圍第18項之機器可读:乂兀串的兩倍長。 串包含以該原始位元孝為基礎所步媒體，其中該新位元 21· —種包括一機器可讀媒體之物u成的兩個子位兀串。 儲存之指令可使數位裝置：eD，孩機器可讀媒體中所 兩個邏輯位準之一或 邏輯位準之一的較少 接收一么'元串，每一位元都代表 另一邏輯位準，該位元串载運該等 數位元，該位元幸載運資訊；及 形成-新位元串，該新位元串載運所有資訊並且所包 括的該等邏輯位準之一的位元數目多於該位元率中的位 元數目。 22.如申請專利範圍第21項之機器可讀媒體，其中該新位元 串之長度短於該所接收之位元申。 如申清專利範圍第21項之機器可讀媒體，其中該所接收 之位元串包含兩個子位元串。 24· —種方法，其包括： 接收一原始位元串，每一位元都代表兩個邏輯位準之 一或另一邏輯位準，該位元串載運資訊；及 以該原始位元串為基礎形成一第，位元串與一第二位 凡串，該第一位元串包括具有一第，邏輯位準之至少兩 個連續排列之位元，該第二位元_包括具有該第一邏輯 位準之剩餘非連續排列之位元，該等至少兩個連續排列 200306081 之位元係藉由一起始位元與一結束位元所定義。 25. 如申請專利範圍第24項之方法，其還包括： 自該第二位元串刪除對應於該第一位元串所包含之該 等至少兩個連續排列之位元的至少兩個位元； 將該第一位元申中該等至少兩個連纟買排列之位元反轉 成一第二邏輯位準，該起始位元與該結束位元未被反 轉；及 壓縮該新位元串。 26. 如申請專利範圍第25項之方法，其還包括： 將該新位元事解壓縮成第一與第二位元串；及 將該所壓縮之第一位元串中至少兩個連續排列之位元 反轉成該第一邏輯位準，該起始位元與該結束位元未被 反轉。 27. 如申請專利範圍第26項之方法，其還包括： 將該等至少兩個位元附加至該所解壓縮之第二位元串 中，該等兩個位元相對應於該所解壓縮之第一位元串中 具有該第一邏輯位準的該等至少兩個連續排列的位元； 及 組合所解壓縮之第一位元率與第二位元串。 28. —種系統，其包括： 一位元争來源；及 一數位裝置，其用於， 接收一原始位元率，每一位元都代表兩個邏輯位準 之一或另一邏輯位準，該位元串載運資訊，以及 200306081 以該原始位元串為基礎形成一新位元串，該新位元串 載運所有資訊並且所包括的該等邏輯位準之一的位元數 目少於該原始位元争中的位元數目。 29. 如申請專利範圍第28項之系統，其中該新位元串長於該 原始位元_，且短於該原始位元•的兩倍長。 30. 如申請專利範圍第28項之系統，其中該新位元串包含以 該原始位元串為基礎所形成的兩個子位元串。