SU993464A1 - Device for counting pulse number to trains - Google Patents

Device for counting pulse number to trains Download PDF

Info

Publication number
SU993464A1
SU993464A1 SU813331492A SU3331492A SU993464A1 SU 993464 A1 SU993464 A1 SU 993464A1 SU 813331492 A SU813331492 A SU 813331492A SU 3331492 A SU3331492 A SU 3331492A SU 993464 A1 SU993464 A1 SU 993464A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bus
pulse
pulses
Prior art date
Application number
SU813331492A
Other languages
Russian (ru)
Inventor
Валентин Викторович Климов
Original Assignee
Институт Горного Дела Минчермета Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Горного Дела Минчермета Ссср filed Critical Институт Горного Дела Минчермета Ссср
Priority to SU813331492A priority Critical patent/SU993464A1/en
Application granted granted Critical
Publication of SU993464A1 publication Critical patent/SU993464A1/en

Links

Description

ный выход второго из которых подключен к входу управлени  У второго импульсного ключа с запоминанием си нала управлени  вход коммутации С которого подключен к шине тактовых Импульсов, первый и второй выходы ко торого подключены к входам соответственно второго счетчика и управл емого делител  частоты, выход которог подключен к второй выходной шине, треть  выходна  шина соединена с вых , дом второго счетчика, выходы разр до которого подключены к соответствующи входам управлени  управл емого делител  частоты, шина сброса подключена к входам сброса первого и второго счетчиков, к выходу,R первого триггера и к .первому входу элемента ИЛИ второй вход которого подключен к вто рому выходу первого импульсного ключ с запоминанием сигнала управлени , в-ход управлени  У которого подключен к выходу первого триггера, а вы ход элемента ИЛИ подключен к входу второго триггера. На фигь приведена схема предлагаемого устройства, на фиг.2 - временна  диаграмма его работы. Устройство содержит входную шину серии импульсов, шину 2 тактовых импульсов, шину 3 сброса, первую выходную шину 4, на которой вьвдел етс  первый импульс серии импульсов вторую вьисодную шину 5, на который выдел етс  последний импульс серий импульсов, третью выходную шину б/ на которой выдел етс  одиночный импульс , поступивший на шину 1, первый счетчик 7 импульсов, в котором форми руетс  информаци  о числе 7 мпульсов .в серии, второй счётчик 8 импуль сов , в котором формируетс  информаци  о периоде следовани  импульсов в серии, выход счетчика подключен к третьей; выходной шине б, управл емый делитель 9 частоты (УДЧ) с коэффициентом делени  частоты К, где К число, задаваемое на его входах управлени , подключенных к выходам соответствующих разр дов второго счетчика 8, выход УДЧ подключен к второй выходной шине, первый йб-три гер 10, второй Я5-триггер 11, первый импульсный ключ 12 р запом.инани ем сигнала управлени ,. второй импуль ный ключ ,13 с запоминанием сигнала управлени , элемент ИЛИ 14, первый :вход которого подключен к второму вы ходу первого импульсного ключа 12 с запоминанием сигнала управлени . Диаграмма (фиг. 2/) с одержит серию импульсов, поступающую на шину 1, тактовые импульсы 16, импульсы 17, коьФ4утИ;рующиес  на первый выход вто рого ш шульсного ключа 13 и на вход счетчика 8, импульсы 18, коммутирую щиес  на второй выход второго импул ного ключа 13 и на вход УДЧ 9, импульс 19 .на второй выходной шине 5 и отдельные импульсы ,20-63. Устройство работаетследующим образом. Исходное состо ние устройства - в счетчиках 7 и 8 записаны числа О триггеры. 10 и 11 наход тс  в осто нТЗ  х О, на входах управлени  У импульсных ключей 12 и 13 с запоминанием сигнала управлени  имеютс  сигнаднл соответственно О и 1, тактовые импульсы с шины 2 поступают на вход к.оммутации С второго импульсного ключа 13, коммутируютс  на его второй выход и поступают на вход УДЧ 9, однако на его выход и На вторую выходную шину не проход т, так как на входах управлени  коэффициентом делени  этого УДЧ, подключенншс к выходам разр дов второго счетчика 8, имеетс  число О. Работа устройства различна  при поступлении на шину 1 серии импульсов и одиночного импульса. Если на шину 1 поступает одиночный импульс, то этот импульс поступает на вход коммутации С первого импульсного ключа 12, коммутируетс  на его первый выход, прог 5йИГ на первую выходную шину и на входы S триггеров 10 и 11 переключает их в состо ние 1, при этом на входах управлени  V первого 12 и второго 13 импульсных ключей устанавливаютс  сигналы соответственно 1 и О. Тактовые импульсы с шины 2, поступающие на вход коммутации С второго импульсного ключа 13, коммутируютс  на его первый выход и поступают на. вход счетчика 8, при переполнении которого на третьей выходной 6 формируетс  импульс, сигнализирующий о поступлении на шину 1 одиночного импульса.. Работа устройства во втором режиме работы (при поступлении на шину 1 серии импульсов) по сн етс  временной диаграммой (фиг. 2J , Первый импульс 20 серии иглпульсов 15 с 1 заноситс  в счетчик 7, сбрасывает УДЧ 9, поступает на вход коммутации С первого импульсного ключа 12с запоминанием ри1нала управлени  и коммутируетс  на его ервый выход, на перзвую ) выходную шину 4 и на входы 5 триггеров 10 и 11, которые при этом переключаютс  в состо ние 1,,.причем на входах управлени  У первого 12 и второго 13 импульсных клточей устанавливаютс  сигналы соответственно 1 и О. Поступающие на шину 2 после действи  фронта импульса 20 тактовые импульсы 21-26 коммутируютс  на первый выход второго импульсного клк1ча 13 На вход счетчикав поступают импульсы 27-32 и запоминаютс  им. Второй импульс 33 серии импульсов 15 снова заноситс - в счетчик 7, сбрасывает УДЧ9, поступает на вход коммута-, ции С первого импульсного ключа 12 и коммутируетс  на его второй выход и на первый вхоА элемейта ИЛИ 14, проходит на его выход, поступает на вход. R триггера 11 и переключает его в состо ние О. На входе управлени  второго импульсного ключа 13 устанавливаетс  сигнал 1 , поэтому все поступгиощие на шину 2 после действи  фронта импульса 33 тактовые импульсы 34-47 коммутируютс  на второй выкод импульсного ключа 1.3, а следовательно,импульсы 49-62 - на вход УДЧ 9. Следует отметить , что импульсы 49 и 50, не воздействуют на УДЧ 9, поскольку в это врем  на его входе сброса имеетс  импульс 33, Импульсы 51-54 | здесь четыре импульса занос тс  в УДЧ 9, однако на его выходе им-, пульс не формируетс , поскольку в счетчике .8 записано большее число (в данном с.лучае число б - импульсы 27-32|. Импульсы 55 и 56 не воздействуют на УДЧ 9, поскольку в это врем  на его вход сброса поступает очередной импульс .63 серий импульсов , причем УДЧ 9 сбрасываетс  в состо ние О. Если импульс 63 .  вл етс  последним импульсом серии 15, то на выходной шиче 5 формируетс  импульс 19. Действительно, импульсы 57-61 увеличивают число в: УДЧ 9 до значени  5, а импульс 62 шестой поступающий на вход УДЧ 9 импульс, сбрасывает УДЧ 9, в результате чего на выходе УДЧ 9 формируетс  импульс 19, поступающий натвыходную шину 5. Этот импульс свидетельртвуе т об окончании серии импульсов . и о возможности использовани  записанной в счетчиках 7 и 8 информации соответственно о количестве импульсов в серии и о периоде следовани  импульсов в серии.the second output of which is connected to the control input of the second pulse key with memorization of the control signal; the switching input of which is connected to the clock pulse bus; the first and second outputs of which are connected to the inputs of the second counter respectively and the controlled frequency divider whose output is connected to the second output bus, the third output bus is connected to the output, the house of the second counter, the discharge outputs to which are connected to the corresponding control inputs of the controlled frequency divider, the reset bus is connected to in The reset of the first and second counters to the output, R of the first trigger and to the first input of the element OR a second input of which is connected to the second output of the first impulse key with the control signal memorized, on the control stroke of which is connected to the output of the first trigger the course of the element OR is connected to the input of the second trigger. FIG. 2 is a diagram of the proposed device; FIG. 2 is a time diagram of its operation. The device contains an input bus of a pulse train, a bus 2 clock pulses, a reset bus 3, a first output bus 4, on which the first pulse of a series of pulses is inserted, a second output bus 5, on which the last pulse of a series of pulses is allocated, the third output bus b / on which a single pulse is sent to bus 1, the first pulse counter 7, in which information is generated on the number of 7 mp. in the series, the second pulse counter 8, in which information on the pulse period in the series is generated, the output of the counter connected to the third; output bus b, controlled frequency divider 9 (UDCH) with frequency division factor K, where K is the number specified at its control inputs connected to the outputs of the corresponding bits of the second counter 8, the UDCH output is connected to the second output bus, first ib-three a ger 10, a second H5-trigger 11, a first pulse key 12 p by memorizing a control signal,. a second pulse key, 13 with a control signal memorization, an OR 14 element, the first one: the input of which is connected to the second output of the first pulse key 12 with a control signal memorizing. The diagram (Fig. 2 /) c will result in a series of pulses arriving at bus 1, clock pulses 16, pulses 17, kOF4UTI; rutting on the first output of the second pin of a wheel code 13 and on the input of the counter 8, pulses 18, commuting to the second output the second impulse switch 13 and the UDCH 9 input, impulse 19. on the second output bus 5 and individual impulses, 20-63. The device works as follows. The initial state of the device is counters O and triggers in counters 7 and 8. 10 and 11 are located in the NTZ x O, at the control inputs of the impulse keys 12 and 13 with a memory of the control signal there is a signal O and 1, the clock pulses from the bus 2 arrive at the input of the switching C of the second impulse key 13, switch to its second output goes to the UDCH 9 input, however, its output and the Second output bus are not passed, because the DF division control inputs, connected to the bit outputs of the second counter 8, have the O number. The device operation is different 1 bus arrival and pulse and single pulse. If a single pulse arrives on bus 1, then this pulse arrives at the switching input C of the first pulse key 12, commutes to its first output, the prog 5dIG to the first output bus and to the inputs S of the flip-flops 10 and 11 switches them to state 1, while Signals 1 and O, respectively, are set at the control inputs V of the first 12 and second 13 pulse keys. The clock pulses from bus 2 arriving at the switching input C of the second pulse key 13 are switched to its first output and fed to. the input of the counter 8, when it overflows on the third output 6, a pulse is generated, signaling that a single pulse arrives on bus 1. A pulse of the 20th series of needle pulses 15 from 1 is entered into the counter 7, resets the UDCH 9, enters the switching input C of the first pulse key 12c by memorizing the control channel and switches to its first output, to the output bus 4 and to the inputs 5 of the trigger 10 and 11, which It does not switch to state 1. The control inputs of the first 12 and second 13 pulsed signals are set to 1 and O, respectively. The incoming pulses 2 to the bus 2 after the pulse 20 have been applied are switched to the first output of the second pulsed Cluster 13 To the input of the counter, pulses 27–32 are received and memorized by it. The second impulse 33 of the pulse series 15 is again entered into counter 7, resets the UDF9, arrives at the switching input From the first impulse key 12 and switches to its second output and to the first input of the element 14, passes to its output, enters the input . R flip-flop 11 and switches it to state O. At the control input of the second pulse key 13, a signal 1 is set, therefore all arriving on the bus 2 after the action of the pulse edge 33, the clock pulses 34-47 are switched to the second output of the pulse key 1.3, and therefore the pulses 49-62 - to the UDCH input 9. It should be noted that the pulses 49 and 50 do not affect the UDCH 9, because at this time there is a pulse 33 at its reset input, Pulses 51-54 | here, four pulses are recorded in the UDCH 9, however, at its output, the pulse pulse is not generated because a larger number is recorded in the .8 counter (in this case, the number of b - pulses 27-32 |. The pulses 55 and 56 do not affect UDCH 9, because at this time a regular pulse arrives at its reset input .63 series of pulses, and UDCH 9 is reset to state O. If pulse 63 is the last pulse of series 15, then pulse 19 is formed at the output wider than 5. Indeed pulses 57-61 increase the number in: UDCH 9 to a value of 5, and pulse 62 is the sixth entering the input A DC 9 pulse resets the UDCH 9, as a result of which a pulse 19 is formed at the output of the UDCH 9, which arrives at the output bus 5. This pulse indicates the end of a series of pulses and the possibility of using the information recorded in counters 7 and 8 and about the period of the pulse in the series.

Если импульсы серии импульров. ко-, ррче тактовых импульсов,то УДЧ 9 .долг жен иметь коэффициент делени  равный К, + 1. If the pulses are a series of pulses. krrchu rrche clock pulses, then UDCH 9. debt must have a division factor equal to K, +1.

Таким образом, предлагаемое устройство обладает более широкими функ .циональными возможност ми, а именно получены возможности вьаделени  пер-Thus, the proposed device has wider functional capabilities, namely, the capabilities of the

вого и последнего импульсов серии иof the first and last impulses of the series and

одиночных импульсов.single pulses.

Claims (2)

Формула изобретени Invention Formula Устройство дл  подсчета нислаLow counting device импульсов в серии, содержащее первый И- второй счетчики импульсов, вход первого из которых подключен к входной шине серии импульсов, о т л и .чающеес  тем, что, с целью ,pulses in a series, containing the first AND- second pulse counters, the input of the first of which is connected to the input bus of a series of pulses, about which it is Орасширени  его функциональных возможностей , в него введеныпервый и второй RS-триггеры, первый и второй импульсные ключи с запоминанием сигнала управлени , элемент ИЛИThe enhancements of its functionality, introduced the first and second RS-flip-flops, the first and second impulse keys with control signal memorization, the OR element 5 и управл емый делитель частоты, вход сброса которого соединен с входной шиной серии импульсов и с входом коммутации С первого импульсного ключа с запоминанием сигнала управ0 лени , первый выход | которого подключен к первой выходной шине и к входам .5 первого и второго триггеров, инверсный выход второго из которых подключен к входу управлени  У вто5 рого импульсного кж1ча с запоминанием сигнала управлени , вход коммутации С которого подключен к шине тактовых импульсов, первый и второй выходы которого подключены к вхоQ дам сс:ютветЬтвенно второго счетчика и управл емого делител  частоты, выход которого подключен к второй выходной шине, треть  выходна  шина соединена с выходом второго счетчика , выходы разр5щов которого подключены к соответствуницим входам управлени  управл емого делител  частоты, шина сброса подключена к входам сброса первого и второго счетчиков, к входу R первого триг-п5 and a controlled frequency divider, the reset input of which is connected to the input bus of a series of pulses and to the switching input C of the first impulse switch with memorization of the control signal, the first output | which is connected to the first output bus and to the inputs .5 of the first and second triggers, the inverse output of the second of which is connected to the control input of the second impulse signal with a memory of the control signal, the switching input of which is connected to the clock bus, the first and second outputs of which connected to the inputs of dc ss: you have a second counter and a controlled frequency divider, the output of which is connected to the second output bus, a third output bus is connected to the output of the second counter, the outputs of which are connected to the corresponding control inputs of the controlled frequency divider, the reset bus is connected to the reset inputs of the first and second counters, to the input R of the first trigger-n 0 гера и к первому входу элемента ИЛИ, второй вход которого подключен к второму выходу первого импульсного ключа с запоминанием сигнала управ- ленй , вход управлени  У которого.0 Gera and to the first input of the OR element, the second input of which is connected to the second output of the first pulse key with the control signal memorization, whose control input is U. 5 подключен к выходу первого триггера , а В11ХОД элемента ИЛИ подключен к входу R второго триггера.5 is connected to the output of the first trigger, and the B11 INPUT of the element OR is connected to the input R of the second trigger. Источники инфог 1ации, прин тые во внимание при экспертизеSources of information, taken into account during the examination 0 1 Авторское свидетельство СССР 410561,-кл. Н 03 К 23/02, 1971.0 1 USSR author's certificate 410561, -kl. H 03 K 23/02, 1971. 2. Авторское свидетельство СССР, 790238, кл. Н 03 К 5/19, .Н 03 К 23/00, 1978.2. USSR author's certificate, 790238, cl. H 03 K 5/19, .N 03 K 23/00, 1978. Ч о W o vrsvrs чэChe «э"Uh ОООLtd «(  "(
SU813331492A 1981-08-21 1981-08-21 Device for counting pulse number to trains SU993464A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813331492A SU993464A1 (en) 1981-08-21 1981-08-21 Device for counting pulse number to trains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813331492A SU993464A1 (en) 1981-08-21 1981-08-21 Device for counting pulse number to trains

Publications (1)

Publication Number Publication Date
SU993464A1 true SU993464A1 (en) 1983-01-30

Family

ID=20974406

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813331492A SU993464A1 (en) 1981-08-21 1981-08-21 Device for counting pulse number to trains

Country Status (1)

Country Link
SU (1) SU993464A1 (en)

Similar Documents

Publication Publication Date Title
SU993464A1 (en) Device for counting pulse number to trains
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
SU769549A1 (en) Device for determining differential extremum value probability distribution law
SU1001483A1 (en) Reversible pulse counter
SU542336A1 (en) Pulse generator
SU746912A1 (en) Digital differential time-pulse modulator
SU999166A1 (en) Controllable rate scaler
SU1420653A1 (en) Pulse synchronizing device
SU445132A1 (en) Multi-frequency generator
SU1354232A1 (en) Device for receiving serial code
SU894697A1 (en) Information input device
SU949786A1 (en) Pulse train generator
SU1208548A1 (en) Information input device
SU894875A2 (en) Device for changing pulse repetition frequency
SU678672A1 (en) Retunable frequency divider
SU921094A1 (en) Decimal counter
SU1646077A1 (en) Device for separation of code combination
SU839066A1 (en) Repetition rate scaler
SU1001082A1 (en) Number comparing device
SU790241A1 (en) Pulse duration selector
SU479255A1 (en) Threshold logical element
SU1180896A1 (en) Signature analyser
SU397907A1 (en) DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE
SU653613A1 (en) Multichannel pulse train adding device
SU842611A1 (en) Device for determination of two pulse sequence difference sign