SU980267A1 - Pulse delay device - Google Patents

Pulse delay device Download PDF

Info

Publication number
SU980267A1
SU980267A1 SU813248958A SU3248958A SU980267A1 SU 980267 A1 SU980267 A1 SU 980267A1 SU 813248958 A SU813248958 A SU 813248958A SU 3248958 A SU3248958 A SU 3248958A SU 980267 A1 SU980267 A1 SU 980267A1
Authority
SU
USSR - Soviet Union
Prior art keywords
delay
input
output
trigger
inputs
Prior art date
Application number
SU813248958A
Other languages
Russian (ru)
Inventor
Сергей Сергеевич Кукушкин
Виталий Михайлович Самохин
Original Assignee
Войсковая Часть-13991
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть-13991 filed Critical Войсковая Часть-13991
Priority to SU813248958A priority Critical patent/SU980267A1/en
Application granted granted Critical
Publication of SU980267A1 publication Critical patent/SU980267A1/en

Links

Landscapes

  • Air Bags (AREA)

Description

(5) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ(5) DEVICE FOR DELAYING PULSES

Изобретение относитс  к радиотех нике, автоматике, вычислительной и измерительной технике и преднаэначено дл  управл емой задержки импульсных сигналов. Известно устройство, которое содержит последовательно соединенные первый временной селектор, между вы ходом и вторым входом которого подключен первый оход и первый выход первого триггера, первый собирательный элемент, второй триггер, второй временной селектор,первый пересчетный блок, второй собирательный элемент , вспомогательный пересчетный блок, выход которого подключен ко второму входу первого триггера, второй выход которого подключен к третьему входу второго временного селек тора, а также последовательно соединенные генератор счетных импульсов, третий временной селектор, вторые и третьи входы которого объединены с соответствующими входами второго временного селектора, и второй пересчетный блок, второй вход которого объединен с вторым входом первого пересчетного блока и подключен к выходу вспомогательного пересчетного блока, а выход подключён ко второму . входу первого собирательного элемента и второму входу третьего три1- гера, выход которого соединен с первым входом третьего временного селектора , выход первого пересметного блока-элемента соединен со вторым входом второго триггера и первым входом третьего триггера, выходы вспомогательного пересчетного блока соединены с соответствующими входами матрицы Cl . Однако данное устройство имеет недостаточные быстродействие и точность . Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, которое представл ет собой последовательно соединенные пер398 вый временной селектор, реверсивный счетчик импульсов и дешифратор нул , выход которого подключен к первому входу триггера, с входом первого spe менного селектора объединен вход последовательно соединенных дифференцирующей цепи и схемы задержки фронта импульса, выход которой подключен к второму входу триггера, первый выход которого  вл етс  выходом устройства, а второй через второй временной селектор подключен к второ му входу реверсивного счетчи1 а импульсов , к объединенным вторым входам временных селекторов подключен выход генератора счетных импульсов 21. Недостаток известного устройства заключаетс  в сложности технического решени , низком быстродействии и ограниченной точности задержки. Точность задержки в устройстве опре дел етс  частотой следовани  счетных импульсов, котора  в свою очередь ограничиваетс  возможност ми по быстродействию счета импульсов реверсивными счетчиками. Из услови  1э6еспечени  необходимой точности задержки накладываютс  ограничени  на частоту следовани  и длительность задерживаемых импульсов. Цель изобретени  - повышение быст родействи  уст ройства . Поставленна  цель достигаетс  тем что в устройство, содержащее формирующий триггер и первый узел задержки из К параллельных блоков формировани  сигналов задержки, каждый из {Которых включает в себ  триггер и дифференцирующий элемент, введены входной дифференцирующий э..емент и аналогичный второй узел задержки, а Q каждый из узлов задержки введены блок ограничени  амплитуды сигналов и элемент ИЛИ, при этом в каждом из узлов задержки в каждый из первых К-1 блоков формировани  сигналов за держки введены элемент И, элемент ЗАПРЕТ, датчик интервалов задержки, а в К-й блок формировани  сигналов задержки каждого из узлов введен да мик интервалов задержки, причем вход триггера подключен к входу блока фо мировани  сигналов задержки, а выход объединенного по входу с первым вхо дом триггера элемента И подключен к первому выходу блока формировани  сигналов задержки, между первым вхо ДОМ и выходом триггера включен элемент ЗАПРЕТ, выход которого через датчик интервалов задержки подключен к второму входу триггера, выход которого подключен к объединенным второму входу элемента И и входу дифференцирующего элемента, выход которого подключен к второму выходу блока формировани  сигналов задержки, в IC-M блоке формировани  сигналов задержки между первым и вторым входами включен датчик интервалов заЬержки , выход триггера подключен к входу дифференцирующего элемента, выходы дифференцирующих элементов блоков формировани  сигналов задержки подключены к соответствующим вхо- дам элемента ИЛИ, выход которого подключен к выходу узла задержки, а вход блока ограничени  амплитуды сигналов, подключенного к входу первого блока формировани  сигналов задержки, соединен с входом узла задержки, входы первого и второго узлов задержки объединены и подключены к выходу входного дргф(юренцирующего элемента, вход которого подключен к входу устройства, а выходы первого и второго узлов задержки подключены к соответствующим входам формирующего триггера, выход которого подключен к выходу устройства, объединенные вторые входы датчиков интервалов задержки обоих узлов задержки подключены к первому управл ющему входу, а объединенные третьи входы датчиков интервалов задержки - к второму управл ющему входу устройства. На фиг. 1 приведена структурно  электрическа  схема устройства. . Устройство содержит дифференцирующий блок 1, блоки ограничени  амплитуды сигналов 2-1., 2-2, элементы ИЛИ 3-1, 3-2, формирующий триггер k, узлы 5-2 задержки, блоки формировани  сигналов задержки 6-Ц, 6-2, 6-(К-1) 6-К, б-Ц, 6-2i, 6-(К-1)2, 6-К, элементы И 7-Ц, 7-21, 7-CK-1L, 7-4, 7-2,, 7-fK-l)2, элемент ЗАПРЕТА 3-1i, 8-2V, 8-(К-1) 8-1,1, 8-22 8-(К-1)2, дифференцирующие элементы 9-1, 9-2 , 9-(К-1)-,, 9-К, 9-12.. 9-22, 9-(к-1)7. S-KJ. датчики интервалов задержки Ю-Ц, 10-2, lO-(K-l), 10-К., 10-1.2, 10-2.1, 10-(К-1)„, Ю-К-, триггеры 11-Ц, 11-2.,, lT-(K-l)i, 11-К-,, 11-12.О1-2д 11 - (К-13а, 41 -Кг, выход 12 устройст-The invention relates to radio engineering, automation, computing and measurement technology and is intended for controlled delay of pulse signals. A device is known which comprises a first time selector connected in series, between the output and the second input of which the first outlet and the first output of the first trigger are connected, the first collecting element, the second trigger, the second time selector, the first counting unit, the second collecting element, the auxiliary counting unit, the output of which is connected to the second input of the first trigger, the second output of which is connected to the third input of the second time selector, as well as series-connected generators p counting pulses, the third time selector, the second and third inputs of which are combined with the corresponding inputs of the second time selector, and the second counting unit, the second input of which is combined with the second input of the first counting unit and connected to the output of the auxiliary counting unit, and the output connected to the second one. the input of the first collecting element and the second input of the third tri1-gera, the output of which is connected to the first input of the third time selector, the output of the first cross-section block-element is connected to the second input of the second trigger and the first input of the third trigger, the outputs of the auxiliary counting unit are connected to the corresponding inputs of the matrix Cl . However, this device has insufficient speed and accuracy. The closest in technical essence to the present invention is a device that is a sequentially connected first time selector, a reversible pulse counter and a zero decoder, the output of which is connected to the first trigger input, an input of the series-connected differential circuit and the input of the first spelling selector. pulse front delay circuits, the output of which is connected to the second trigger input, the first output of which is the output of the device, and the second through the second time interval The selector is connected to the second input of the reversible counter of pulses, the output of the generator of counting pulses 21 is connected to the combined second inputs of the time selectors. A disadvantage of the known device is the complexity of the technical solution, low speed and limited delay accuracy. The accuracy of the delay in the device is determined by the pulse repetition rate, which in turn is limited by the speed capabilities of the pulse counting by reversing counters. From condition 1e6 to ensure the required accuracy of the delay, restrictions are imposed on the frequency and duration of the delayed pulses. The purpose of the invention is to increase the speed of the device. The goal is achieved by the fact that a device containing a forming trigger and a first delay node from K parallel blocks for generating delay signals, each of {which includes a trigger and a differentiating element, are entered into an input differentiating element. The second analog delay node and Q each of the delay nodes is inserted into the signal amplitude limiting unit and the OR element, with the AND element, the BAN element, the sensor delays, and in the K-th block of formation of the delay signals of each of the nodes entered and mic delay intervals, the trigger input is connected to the input of the delay signal generation unit, and the output of the combined input of the first input of the trigger element And the formation of the delay signals between the first input of the home and the trigger output is included the prohibition element, the output of which is connected to the second input of the trigger through the interval delay sensor, the output of which is connected to the combined second input of the AND element and the input In the differentiating element, the output of which is connected to the second output of the delay signal shaping unit, the IC-M block for generating the delay signals between the first and second inputs has a delay interval sensor, the trigger output is connected to the input of the differentiating element, the outputs of the differentiating elements of the delay signal generation blocks are connected to the corresponding inputs of the OR element, the output of which is connected to the output of the delay node, and the input of the amplitude limiting unit of the signals connected to the input of the first block generating delay signals, is connected to the input of the delay node, the inputs of the first and second delay nodes are combined and connected to the output of the input dff (yrentsi element, whose input is connected to the input of the device, and the outputs of the first and second delay nodes are connected to the corresponding inputs of the forming trigger, the output of which connected to the output of the device, the combined second inputs of the sensors of the delay intervals of both delay nodes are connected to the first control input, and the combined third inputs of the sensors of the intervals back The holders are connected to the second control input of the device. FIG. 1 shows a structural electrical circuit diagram of the device. . The device contains differentiating unit 1, blocks for limiting the amplitude of signals 2-1., 2-2, elements OR 3-1, 3-2, forming trigger k, delay nodes 5-2, blocks for generating delay signals 6-D, 6-2 , 6- (К-1) 6-К, б-Ц, 6-2i, 6- (К-1) 2, 6-К, elements I 7-C, 7-21, 7-CK-1L, 7 -4, 7-2 ,, 7-fK-l) 2, the element of the prohibition 3-1i, 8-2V, 8- (K-1) 8-1,1, 8-22 8- (K-1) 2 , differentiating elements 9-1, 9-2, 9- (К-1) - ,, 9-К, 9-12 .. 9-22, 9- (к-1) 7. S-kj. sensors of delay intervals Yu-Ts, 10-2, lO- (Kl), 10-К., 10-1.2, 10-2.1, 10- (К-1) „, Yu-K-, triggers 11-Ц, 11 -2. ,, lT- (Kl) i, 11-K-, 11-12. O1-2d 11 - (K-13a, 41 -Kg, output 12 of the device

ва, выход 13, управл ющие входы И, 15. Единица в индексе указывает на 1-й узел, два в индексе указывает на 2-й узел. ,VA, output 13, control inputs I, 15. A unit in the index points to the 1st node, two in the index points to the 2nd node. ,

На фиг. 2 приведены временные ди s аграммы, по сн ющие работу устройства .FIG. Figure 2 shows the time diagrams of the programs that show the operation of the device.

Устройство работает следующим образом .The device works as follows.

Импульсный сигнал дифференцирует- с  дифференцирующим блоком 1 (. 1) и ограничиваетс  сверху вниз в блоках ограничени  амплитуды сигналов 2-1, 2-2 первого и второго узлов 5-1 5-2 задержки соответственно (фиг. 2, поз. 16, 17).The pulse signal differentiates with differentiating unit 1 (. 1) and is limited from top to bottom in blocks of limiting the amplitude of signals 2-1, 2-2 of the first and second delay nodes 5-1 5-2, respectively (Fig. 2, pos. 16, 17 ).

Импульсы дифференцировани  кают-в каждом из узлов задержки 5-1, 5-2 триггеры 11-1-, 11-12 первого и второго блоков формировани  сигналов задержки 6-1, 6-12 одновременно после прохождени  элементов ЗАПРЕТ 8-1-, , ;8-l2 служат сигналом начала инервала задержки. По иctёчeнии уста- is новленного времени задержки датчики 10-li, 10-12 формируют импульсы, возвращающие триггеры в исходное (нулевое ) состо ние (фиг. 2, поз. 18-1-,, 9-12) Импульсы дифференцировани , jg поступающие на входы триггеров 11-1 11-1/1 Д° окончани  установленного интервала задержки, проход т через открытые элементы И 7-Ц 7-12 запуск триггеров 11-2-;, 11-22. и Датчиков| 10-2.,, 10-2 2 интервалов задержки последующих блоков формировани  сигналов задержки 6-2, 6-22 С) i поз. 18-2, 19-22). При этом до тех пор, пока на выходах триггеров 11-1.J будет высокий потенциал, открывающий элементы И 7-1ij 7-1 2 и запирающий элементы ЗАПРЕТ 8-Ц, 8-1«1, на входы датчиков 10-Ц, 10-12 не будут проходить импульсы, опре- .. дел ющие начало интервала задержки. Работа последующих блоков 6-1-,, .. 6- (К- 1 )-j , 6- 1 2 6-2о. . 6-(К-1)2 формировани  сигналов задержки аналогична работе первых блоков 6-Ц, 6-12 t Если же до оконча ни  интервала задержки на входы триггеров 11-1, 11-12 поступает К-й от момента начала задержки импульс дифференцировани , то он проходит через открытые элементы И 7-1-f ,7-2, 7-(К-1).,, 7-12. 7-22 7-(К-1)2 на запуск триггеров 11-К, 11-К 2 и К-х датчиков 10-К,, 10-Kj интервалов .The pulses of differentiation of the cabins in each of the delay nodes 5-1, 5-2 triggers 11-1-, 11-12 of the first and second blocks of forming the delay signals 6-1, 6-12 simultaneously after passing the BAN elements 8-1-, ; 8-l2 serve as a signal for the onset of the delay inerval. Due to the established delay time, the sensors 10-li, 10-12 generate pulses that return triggers to the initial (zero) state (Fig. 2, pos. 18-1-, 9-12) Differential pulses, jg incoming to the inputs of the triggers 11-1 11-1 / 1 D ° of the end of the set delay interval, pass through the open elements AND 7-C 7-12 triggering the triggers 11-2-; 11-22. and Sensors | 10-2. ,, 10-2 2 delay intervals of subsequent delay signal generation units 6-2, 6-22 C) i pos. 18-2, 19-22). At the same time, until the outputs of the 11-1.J flip-flops have a high potential, the opening elements AND 7-1ij 7-1 2 and the locking elements BAN 8-C, 8-1 "1, to the inputs of the sensors 10-C, 10-12 will not pass pulses that determine the beginning of the delay interval. The work of subsequent blocks 6-1- ,, .. 6- (K- 1) -j, 6- 1 2 6-2о. . 6- (K-1) 2 generation of the delay signals is similar to the operation of the first blocks 6-C, 6-12 t If, before the end of the delay interval, the K-th from the moment of the start of the delay, the differentiation pulse arrives at the inputs of the trigger 11-1, 11-12 then it passes through the open elements And 7-1-f, 7-2, 7- (K-1)., 7-12. 7-22 7- (К-1) 2 for triggering 11-К, 11-К 2 and К-х sensors 10-К ,, 10-Kj intervals.

задержки (.фиг. 2, поз. 18-К.,, 19-К2) Дифференцирующими элементами 9-1-) 9-2-,;9-(К-1).,, 9-K,,9-l2, 9-22 9-(К-1)2 9-К2 формируютс  импульсы дифференцировани  спадов импульсов, I вырабатываемых триггерами 11-1.., 11-2, 11-(К-1), 11-К.,, 11-1,, 11-2« 11-(K-1)/3t 11-К2 (фиг, 2, поз. 20-Ц, 20-2-,, 20-К, 21-1 21-22 21-Ki). Объединенные s единый поток элементами ИЛИ.3-1 3-2 импульсы 27 дифференцировани  запускают формирующий триггер , а импульсы дифференцировани  23 возвращают его в нулевое состо ние. Управл емый сигналами дифференцировани  формирующий триггер 4 восстанавливает исходную импульсную последовательность 2 с задержкой по времени, задаваемой датчиками , 10-2, lO-(K-r)-,, 10-К, 10-12 0-22j10- (K-1)2 10-К интервалов задерж- ки (фиг. 2, поз. 12).delay (.fig. 2, pos. 18-K. ,, 19-K2) Differentiating elements 9-1-) 9-2 -,; 9- (K-1). ,, 9-K ,, 9-l2 , 9-22 9- (К-1) 2 9-К2 impulses of differentiation of impulses of impulses, I produced by triggers 11-1 .., 11-2, 11- (К-1), 11-К., 11- 1 ,, 11-2 "11- (K-1) / 3t 11-K2 (FIG. 2, pos. 20-C, 20-2-,, 20-K, 21-1 21-22 21-Ki) . The combined s single stream by the elements OR. 3-1 3-2 differentiation pulses 27 trigger the forming trigger, and the differentiation pulses 23 return it to the zero state. Controlled by differentiation signals, the forming trigger 4 restores the original pulse sequence 2 with a time delay set by the sensors, 10-2, lO- (Kr) - ,, 10-К, 10-12 0-22j10- (K-1) 2 10 - To the delay intervals (Fig. 2, pos. 12).

Датчики 10-Ц, 10-2, lO-(K-l).,, 10-К.,, 10-12 (К-1)4, 1д-К2 при этом могут управл тьс  как. ному входу, так и по нескольким, например от устройства измерени  разности фаз грубо . и точно в системах автоматической подстройки и синтезировани , импульсных последовательностей .Sensors 10-C, 10-2, lO- (K-l). ,, 10-K. ,, 10-12 (K-1) 4, 1d-K2 can be controlled as. several inputs, for example, from a device for measuring the phase difference roughly. and precisely in automatic adjustment and synthesis systems, pulse sequences.

Предлагаемое устройство выгодно отличаетс  от устройства-прототипа технической реализацией, более высоким быстродействием и точностью задержки импульсов.The proposed device favorably differs from the device of the prototype by technical implementation, higher speed and accuracy of pulse delay.

Claims (2)

1.Мирский Г.Я. Аппаратурное определение характеристик случайных процессов . М., Знерги , 1972,1. Mirsky G.Ya. Instrumental characterization of random processes. M., Zergi, 1972, с. .with. . 2.Авторское свидетельство СССР ff 271566, кл. И 03 К 5/t3, 1969 (прототип).2. USSR author's certificate ff 271566, cl. And 03 K 5 / t3, 1969 (prototype).
SU813248958A 1981-02-20 1981-02-20 Pulse delay device SU980267A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813248958A SU980267A1 (en) 1981-02-20 1981-02-20 Pulse delay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813248958A SU980267A1 (en) 1981-02-20 1981-02-20 Pulse delay device

Publications (1)

Publication Number Publication Date
SU980267A1 true SU980267A1 (en) 1982-12-07

Family

ID=20943424

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813248958A SU980267A1 (en) 1981-02-20 1981-02-20 Pulse delay device

Country Status (1)

Country Link
SU (1) SU980267A1 (en)

Similar Documents

Publication Publication Date Title
SU980267A1 (en) Pulse delay device
SU813754A1 (en) Pulse selector
SU547031A1 (en) Device forming variable time intervals
SU575771A2 (en) Voltage-to-code converter
SU708370A1 (en) Device for determining the sign of derivative of varying signals
SU1718372A2 (en) Device to extract and subtract first pulse out of series
SU741441A1 (en) Pulse synchronizing device
SU752814A1 (en) Multidecade recounting device with controllable recount factor
SU847504A1 (en) Device for obtaining difference frequency of pulses
SU660247A1 (en) Arrangement for control of multichannel measuring system
SU919072A1 (en) Device for discriminating train
SU970303A2 (en) Device for measuring time interval
SU1765895A1 (en) Device for conversion of binary unitary code to complete binary code
SU1287264A1 (en) Device for detecting pulse loss
SU1420653A1 (en) Pulse synchronizing device
RU2013011C1 (en) Device for channel selection
SU790258A1 (en) Pulse amplitude analyzer
SU945970A1 (en) Multichannel device for delay of pulse signal
SU1684917A2 (en) Generator of random flux of pulses
SU1723560A1 (en) Method for conversion of time shift between two signals and device
SU780201A1 (en) Pulse number converter
SU917172A1 (en) Digital meter of time intervals
SU731604A2 (en) Timing device with proportional control
SU885915A2 (en) Frequency discriminator
SU1406747A2 (en) Pulse shaper