SU961099A1

SU961099A1 - Устройство дл управлени выпр мителем

Info

Publication number: SU961099A1
Application number: SU813249567A
Authority: SU
Inventors: Альберт Саитович Исхаков; Лидия Васильевна Балакшина
Original assignee: За витель IS H.Kf -i:-f l -., fJ AM.6€,.vii; БйгЛйОл -д
Priority date: 1981-02-23
Filing date: 1981-02-23
Publication date: 1982-09-23

Description

(S) УСТРОЙСТВО дл УПРАВЛЕНИЯ ВЫПРЯМИТЕЛЕМ

1

Изобретение относитс к электро-технике и может быть использовано при разработке и создании асинхронных систем управлени .

Известно устройство дл управлени выпр мителем, содержащее сумматор , интегратор, нуль-орган и распределитель tljНедостатком этого устройства вл етс критичность к несимметрии сети.

Наиболее близким к предлагаемому вл етс устройство, содержащее последовательно соединенные первый орган сравнени , интегратор, второй орган сравнени и формирователь-распределитель импульсов, причем к первому входу первого органа сравнени подключен выход источника задающего сигнала к второму входу второго органа сравнени подключен выход источника сигнала сравнени , выход формировател подключен к второму входу интегратора и служит дл

подключени управл ющего входа выпр мител 2 .

Недостатком такого устройства в л етс высока чувствительность к несимметрии питающей сети, котора приводит по цепи обратной св зи к асимметрии управл ющих импульсов. Вследствие этого происходит усиление гармоник неканонических пор дков по сравнению с режимом, когда

10 при несимметрии питани асимметри управлени отсутствует.

Целью изобретени вл етс устранение асимметрии управлени ,, при несимметрии питани .

15

Поставленна цель достигаетс тем, что устройство снабжено датчиком частоты , дополнительным интегратором и блоком аналоговой пам ти, причем выход датчика частоты соединен с

Claims

20 первыми входами дополнительного интегратора и блока аналоговой пам ти , а его вход служит дл подключени питающего напр жени , второй вход допсшнительного интегратора служит дл подключени к выходу выпр мител , а его выход через второй вход блока аналоговой пам ти соединен с вторым входом первого органа сравнени .в На чертеже представлена блок-схе ма устройства. Устройство содержит источник 1 задающего сигнала, подключенный к первому органу 2 сравнени , интегратор 3 соединенный с органом 2, источник опорного сигнала, второй орган 5 сравнени , подключенный к источнику k, формирователь-распреде литель 6 импульсов, источник 7 пита ющего напр жени , соединенный с выпр мителем 8, блок 9 пам ти, подключенный к дополнительному интегра тору 10 и датчик 11 частоты. Устройство работает следующим об разом. В органе 2 сравниваютс сигналы источника 1 и блока 9, разность эти сигналев интегрируетс и сравниваетс в органе 5 с сигналом источника . В момент сравнени формирователь-распределитель 6 вырабатывает импульс управлени на выпр митель. Выходное напр жение выпр мител интегрируетс в интеграторе 10 и один раз за период питающего напр жени по сигналу датчика частоты переписы ваетс в блок 9, а интегратор 9 по этому же сигналу обнул етс . В результате этого в органе 2 про исходит сравнение сигнала источника 1 со средним за период выходным напр жением выпр мител . Таким образом, за период напр же ни сети длительность такта интегри ровани остаетс посто нной, и сле94 довательно, асимметрии управлени не возникает. Формула изобретени Устройство.дл управлени выпр мителем , содержащее источник задающего сигнала, подключенный к первому входу первого органа сравнени , выход которого подключен через интегратор к первому входу второго органа сравнени , второй вход которого подключен к источнику опорного сигнала , выход - к формирователю-распределителю импульсов, второй вход интегра ора подключен к выходу фор- , мировател -распределител импульсов, предназначенному дл подключени управл ющего входа выпр мител , о тл и ч а ю щ ее с тем, что, с целью повышени , симметрии, оно снабжено датчиком частоты, дополнительным интегратором и блоком пам ти, причем выход датчика частоты соединен с первыми входами дополнительного интегратора и блока пам ти, а его вход предназначен дл подключени питающего напр жени , второй вход до полнительного интегратора предназначен дл подключени к выходу выпр мител , а его выход через второй вход блока пам ти соединен с вторым входом первого органа сравнени . Источники информации, прин тые во внимание при экспертизе 1.Бизиков В.А., Миронов В.Н., Обухов С.Г. и Шамгунов Р.Н.Системы управлени тиристорными преобразовател ми частоты, Mr, Энергоиздат, 1981, с. 68.
2.Писарев А.Л. и Деткин Л.П. Управление тиристорными преобразовател ми . М., Энерги , 1975 (прототип ) .

L5

20/Ч

N

I j

г