SU945865A1 - Digital integrator - Google Patents

Digital integrator Download PDF

Info

Publication number
SU945865A1
SU945865A1 SU803225806A SU3225806A SU945865A1 SU 945865 A1 SU945865 A1 SU 945865A1 SU 803225806 A SU803225806 A SU 803225806A SU 3225806 A SU3225806 A SU 3225806A SU 945865 A1 SU945865 A1 SU 945865A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
output
input
code
integrator
Prior art date
Application number
SU803225806A
Other languages
Russian (ru)
Inventor
Илья Архипович Архипов
Николай Тихонович Малюк
Раиса Ивановна Терентьева
Original Assignee
Всесоюзный Научно-Исследовательский, Проектно-Конструкторский И Технологический Институт Релестроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный Научно-Исследовательский, Проектно-Конструкторский И Технологический Институт Релестроения filed Critical Всесоюзный Научно-Исследовательский, Проектно-Конструкторский И Технологический Институт Релестроения
Priority to SU803225806A priority Critical patent/SU945865A1/en
Application granted granted Critical
Publication of SU945865A1 publication Critical patent/SU945865A1/en

Links

Landscapes

  • Processing Of Solid Wastes (AREA)

Description

(54) ЦИФРОВОЙ ИНТЕГРАТОР(54) DIGITAL INTEGRATOR

1one

Изобретение отнсхжтс  к автоматзнаи рованным систолам управлени  и может найти применение в регулируемых и сае« дшоцх системах с импульсными датчиками скорости и попсхжени .The invention relates to automated control systoles and can be used in controlled and controlled systems with pulse speed and pop-up sensors.

Известно устройство, содержащее рев хжвный счётчик, гфеобразоватепь кодналр жшие , схему управпеик  лог кой работы системы, вьщопнев)|ую  а двух триггерах в режиме ТГам ть, щачем триггер знака счета соединен по первому входу через  чейку ИЛИ с формхфовател ми импульсов по вторс му входу через  чейки ИЛИ и НЕ - со счетчиком, а пр  мой и инверсный выходы триггера знака счета подключены к четырем  чейкам И, к другим входам которых подсоединены 1ФЯМОЙ и инверсный выходы трЕсгг а направлени  перемещени , прсчем выхо- . ды этих  чеек тк гврво подключены к двум  чейкам ИЛИ преобразоватепа коднапр жение ij .A device is known that contains a roar hvvny counter, which generates a type of code, a control circuit for the system’s logic operation, and assigns two triggers in TGam mode, and the trigger of the counting sign is connected to the first input through the OR cell with pulse forters on the second input through the cells OR and NOT with the counter, and the direct and inverse outputs of the trigger of the counting sign are connected to four AND cells, to the other inputs of which are connected by the 1NDF and inverse outputs of the trassing direction of movement, the output is. These cells are connected to two cells OR transducer code voltage ij.

Данное устройство  вл етс  сложным, оно обладает низкой надежноспло работы This device is complex, it has low reliable operation.

из-за сложное логвкв управлени , реализованной на трштерном оборудовании. Наиболее близким к щюдпагдемому по технической сущности  вл етс  устройство , содержащее реверсивный счетчик , группу элементов И, элемент ИЛИ, делитель частота, триггер знака 2 .because of the complex logvkv control implemented on the terrestrial equipment. The closest to the technical point of the technical entity is a device that contains a reversible counter, a group of elements AND, an element OR, a divider frequency, a trigger sign 2.

Опиако известное устройство  вл етс  сложным и обладает невысокой точfo ностыо и низкой надеиФЮстЕОО работы изза сложной лопики управлени .The opio-known device is complex and has a low accuracy and low hope and easy operation due to its complex control key.

Целью изобретени   вл етс  повыш&ние точности и уменьшение аппаратурных затрат.The aim of the invention is to improve accuracy and reduce hardware costs.

Claims (2)

ts Поставленна  пшь достигаетс  тол, что в хшфровой интегратчр, содержащий рев рсЕвный счетчик и элемент ИЛИ, ввепеаны инвертор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, п -1 входов которого соеда20 не ы с п -1 выходами реверсивного счетчика, п -ый вход - со старшим входом реаверсивного счетчика, а выходы . вл ютс  Бфррмационными выходак датегратс, выход инвертора подключен ко всем информационным входам реверси ного счетчика, кроме входа младшего разр да, который соединен с входом инвертора , с выходом ЗАЕМ реверсивного счетчика и с первым входом элемента ИЛИ, второй вход которого подключен К выходу ПЕРЕНОС счетчика, а выход и установочному входу ЗАПИСЬ счетчика вход СЛОЖЕНИЕ счетчика  вл етс  первым входом интегратора, вход ВЫЧИТАНИЕ - втсрым входом интегратора, а выход старшего разр да счетчика  вл ет с  выходом знака интегратора. На чертеже представлена структурна  схема интегратора. Интегратор содержит реверсивный 1, элемент 2 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ 3, инвертор 4, вход 5 частотных сигналов задани , вход 6 частотных сздгналов обратной св зи, информаиис шый выход 7 интегратора, выход 8 знака. Интегратор работает следующим образом . После включени  производитс  очистка счетчика 1. При отсутствии сигналов задани  и обратной св зи код счетчика 1 NO О, на выходах элемента 2 все нули. Пусть на вход СЛОЖЕНИЕ счетчика 1 подано, например, п ть входных импульсов частотой f, . Счетчик 1 просуммирует это задание, на его выходе установитс  код Nj 5. Подадим теперь на вход ВЫЧИТАНИЕ счетчика 1, например, 10 импульсов частотой foc После прбкхода первых п ти импульсов на выходах счетчика устан витс  код, равный О, после прихода шее того импульса на выходе ЗАЕМ счетчика 1 по витс  импульс нулевого уровн , который поступает на первый информа1ШОННЫЙ вход счетчзака (младший его разр д) через инвертор 4 на другие его информационные входы и через элема1т ИЛИ 3 на установочный вход ЗАПИСЬ счетчика 1. В счетчике запишетс  код, равный N -1, на выходе элемента 2 по витс  код, равный единице, на знаковом выходе 8 по витс  l (старший разр д счетчика 1). После прихода последующих 4 импуль сов Q на выходе счетчика установитс  код N -5, на выходе элемез та 2 - код Теперь подадим на вход СЛОЖЕНИЕ счетчика 1, например, 1О импульсов частотой f-х . После прихода первых п ш импульсов на выхопе счетчика J ус-г тановитс  код, равный его максимальной емкости N. На выходе эшмента 2 код будет равным О. После прихода шестого импульса на выходе ПЕРЕНОС счетчика 1 по витс  импу71ьс нулевого уровн  (на выходе ЗАЕМ в это врем  -|, а на выходе инвертора 4 - О ), который через схему ИЛИ 3 пройдет на установочный вход ЗАПИСЬ счетчика 1. На выходе счетчика установитс  код, равный 1. Этот же код по витс  на выходе элемента 2, знак изменитс  на противоположный . Последующие четьфе импульса последовательности f увеличат, соответ ственно , коды на выходах счетчика 1, на выходе 7 элемента 2 установитс  код, соответствующий числу 5, В 1ш4фовых системах регулировани  инфо1 лапи  о разностга числовых последоватепьносгей tf j{i}T QQ(-t) считываетс  с учетом знака с выходов счетчика 1, причем одному знаку соответствует пр мой код, а другому знаку - инверсный. Эффект от внедрени ,таких электроприводов в народное хоз йство составит от 890 до 2300 руб. на единицу издели  в зависимости от типоисполненза  привода. Формула изобретени  Шфровой интегратор, содержащий реверсивный счетчик и элемент ИЛИ, отличающийс  тем, что, с целью повьш1ени  точности и уменьшени  аппаратурных затрат, он содержит инвертор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, ti -1 входов которого соединены с п -1 выходами реверсивного счетчика, п -ый вход - со старшим выходом реверсивного счетчика, а выходы  вл ютс  ачформадионными выходами интеграт Ч}а, выход, инвертера подключен ко всем информационным входам реверсивного счетчика, кроме входа младшего разр да, который соединен с входом инвертора, с выходом ЗАЕМ реверсивного счетчика и с первьшг входом элемента ИЛИ, второй вход которого подключен к выходу ПЕРЕНОС счетчика, а выход - к устшювочному входу ЗАПИСЬ счетчика, вход СЛОЖЕНИЕ счетчика  вл етс  цервым входом интегратора, вход ВЫЧИТА- НИЕ - вторым входом интегратора, а выход старшего разр да счетчика  вл етс  выходом знака интегратора. . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 203033,кл. G,05 В 11/00, 1967. ts Delivered by one, it is achieved that in the digital integrator, containing the roar, the pSer counter and the OR element, the inverter and the EXCLUSIVE OR element, the n -1 inputs of which are connected to the reversible counter, nth input - from the senior input reversing counter, and outputs. are the output timed output counter, the output of the inverter is connected to all information inputs of the reversing counter, except the low-end input, which is connected to the input of the inverter, to the output LOAN of the reversing counter, and to the first input of the OR element, the second input of which is connected to the output PORENOS counter, and the output and the setup input of the RECORDING RECORD counter input is the first input of the integrator, the INPUT input is the input of the integrator, and the high-order output of the counter is with the output of the integrator's sign. The drawing shows a block diagram of an integrator. The integrator contains reversible 1, element 2 EXCLUSIVE OR, element OR 3, inverter 4, input 5 frequency setpoint signals, input 6 frequency feedback loops, information output 7 of the integrator, output 8 digits. The integrator works as follows. After switching on, the counter 1 is cleared. In the absence of setpoint signals and feedback, the counter code is 1 NO, the outputs of element 2 are all zeros. Let, for example, the input of the COMPOSITION of the counter 1 be five input pulses of frequency f,. Counter 1 will sum up this task, the code Nj 5 will be set at its output. Now let us input to the Subtraction of counter 1, for example, 10 pulses with frequency foc. After the first five pulses at the counter outputs, the code is set equal to O after the pulse of that pulse arrives at The output of the LOAN of counter 1 in terms of Wits is a zero-level pulse, which is fed to the first information input of the counter (its low-order bit) through inverter 4 to its other information inputs and through the element OR 3 to the installation input RECORD of counter 1. The code in the counter is written N -1, at the output member 2 through Vits code is equal to one, the output on landmark 8 Vits l (significant bit of counter 1). After the arrival of the next 4 pulses Q, the code N -5 will be set at the output of the counter, at the output of element 2 - the code Now we give the input to the COMPLEX of counter 1, for example, 1O pulses with frequency f-x. After the arrival of the first pn pulses at the exhaust of the counter J, the service sets a code equal to its maximum capacity N. At the output of the escort code 2, the code will be equal to O. After the sixth pulse arrives at the output of the TRANSFER of the counter 1, the output level is zero at the output of this time is |, and the output of the inverter 4 is O), which through the circuit OR 3 passes to the installation input RECORDER 1. The output of the counter is set to 1. The same code appears on the output of element 2, the sign changes to the opposite . The subsequent pulse sequences of the sequence f will increase, respectively, the codes at the outputs of counter 1, the output 7 of element 2 will set the code corresponding to the number 5, In the 1-th 4th information control systems about the difference of numeric sequences tf j {i} T QQ (-t) taking into account the sign from the outputs of counter 1, with one sign corresponding to the direct code, and the other sign - inverse. The effect of the introduction of such electric drives in the national economy will be from 890 to 2300 rubles. per unit of product, depending on the performance of the drive. Claimant Inventory integrator containing a reversible counter and an OR element, characterized in that, in order to increase accuracy and reduce hardware costs, it contains an inverter and an EXCLUSIVE OR element, the ti -1 inputs of which are connected to the n -1 outputs of the reversible counter, n - The th input is with the high output of the reversing counter, and the outputs are the acformed outputs of the integrable A, the output of the inverter is connected to all the information inputs of the reversing counter, except for the lower-order input, which is connected to the input of the invert ora, with a LOAN output of a reversible counter and with the first input of the element OR, the second input of which is connected to the output TRANSFER of the counter, and the output to the direct input of the RECORD of the counter, the input of the COMPONENT of the counter is the digital input of the integrator and the high-order output of the counter is the output of the sign of the integrator. . Sources of information taken into account during the examination 1. USSR Author's Certificate No. 203033, cl. G, 05 B 11/00, 1967. 2. Авторское свидетельство СССР № 540269, кл. 1/00, 1974.2. USSR author's certificate No. 540269, cl. 1/00, 1974.
SU803225806A 1980-12-29 1980-12-29 Digital integrator SU945865A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803225806A SU945865A1 (en) 1980-12-29 1980-12-29 Digital integrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803225806A SU945865A1 (en) 1980-12-29 1980-12-29 Digital integrator

Publications (1)

Publication Number Publication Date
SU945865A1 true SU945865A1 (en) 1982-07-23

Family

ID=20934863

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803225806A SU945865A1 (en) 1980-12-29 1980-12-29 Digital integrator

Country Status (1)

Country Link
SU (1) SU945865A1 (en)

Similar Documents

Publication Publication Date Title
US2775727A (en) Digital to analogue converter with digital feedback control
US2685084A (en) Digital decoder
US2910237A (en) Pulse rate multipler
US2849704A (en) Data processing system
SU945865A1 (en) Digital integrator
US2829323A (en) Rate digital control system
US2938193A (en) Code generator
US2973511A (en) Code converter
SU1325462A1 (en) Device for sorting binary numbers
US3274583A (en) Pulse rate controller
SU1272329A1 (en) Calculating device
SU1193671A1 (en) Device for calculating value of hyperbolic tangent
SU947870A1 (en) Functional frequency converter
SU1305661A1 (en) Device for shifting information
SU1088115A1 (en) Code-to-time interval converter
RU2047269C1 (en) Pulse-phase demodulator
SU1667050A1 (en) Module for boolean function logic transformation
SU1411733A1 (en) Multiplication device
US3100257A (en) Decoders
SU1275762A1 (en) Pulse repetition frequency divider
SU1092499A1 (en) Device for digital presentation of cosine function
SU1120321A1 (en) Device for extracting 7-th root of number
SU742930A1 (en) Computing device
SU941992A1 (en) Digital pulse to parallel binary code converter
SU691878A1 (en) Digital integrator