Claims (2)
Цель достигаетс тем,.что задающий блок дополнительно содержит (К+1)-вы3938 ходов, и в устройство введены т-раэр дный двоичный счетчик, дешифратор, элемент ИЛИ, элемент И и дополнительный триггер, вход установки в нулевое состо ние которого соединен с выходом элемента ИЛИ, а инверсный выход - с первым входом элемента И, второй вход которого соединен с вторым входом генератора импульсов, одним из информационных входов коммутатора и входом установки триггера в единичное состо ние , а выход элемента И соединен с управл ющим входом п-разр дного двоич ного счетчика, выход которого соедине с счетным входом т-разр дного двоимного счетчика и первым входом элемента ИЛИ, второй вход которого соединен с управл ющей шиной устройства и входом установки в исходное состо ние т-разр дного двоичного счетчика, твыходы которого соединены входами задающего блока, К-дополнительных выходов Kotoporo соединены с К-входами дешифратора, а (К+1)-дополнительный выход - с переключающим входом ком-« мутатора, другой информационный вход которого соединен с единичным выходом триггера, а выход - с управл ющим входом дешифратора, ()-выходы которого вл ютс выходами устройства, причем, один из выходов соединен с входом установки в нулевое состо ние триггера. Задающий блок содержит (п+К+1) мультиплексоров, управл ющие входы которых соединены с соотаетстаующими входами задающего блока, выхо ды мультиплексоров вл ютс выходами задающего блока, а информационные вхо ды мультиплексоров соединены с соотве ствующими входами задани программы работы устройства. На фиг. 1 показана функциональна схема предлагаемого устройства; на фиг. 2 - временна диаграмма его работы; на фиг. 3 схема выполнени задающего блока. Устройство содержит управл емый генератор 1 импульсов, п-разр дный , двоичный счетчик 2, т-разр дный двоичный счетчик 3 задающий блок k, де шифратор 5, коммутатор 6, триггер 7, элемент ИЛИ 8, триггер 9, элемент И .10, причем выход управл ющего генера тора 1 подключен к счетному входу празр дного двоичного счетчика 2, уст новочные входы п-разр дного двоичног счетчика 2 подключены к выходам зада Юцего блока 4, а один из входов триг гёра 7 подключен к управл ющей шине устройства 11. Кроме того, вход установки на О триггера ,9 соединен с выходом элемента ИЛИ 8, а нулевой выход - с одним иэ входов элемента И 10, второй вход которого соединен с выходом управл ющего генератора 1, одним из входов коммутатора 6 и входом установки триггера 9 в единичное состо ние, а выходс управл ющем входом п-разр дного двоичного счетчика 2, выход которого соединен с счетным входом т-разр дноГО двоичного счетчика 3 и одним из йхедов элемента ИЛИ В, второй вход Кфторого соединен с управл ющей шиной 1 устройства и входом установки в исКбдное состо ние т-разр дного двоичнего счетчика 3, выходы которого соединены с входами задающего блока ,КЁыходы которого соединены с К-входами дешифратора 5 а (К+1)-ый выход - с Переключающим входом коммутатора 6, один вход которого соединен с единичным выходом триггера 7, а выход - с управл ющим входом дешифратора 5, (2-1)-выходы КОТОРОГО вл ютс выходами 12 устройства, причем один из них соединен с входом установки в нулевое состо ние триггера 7, а задающий блок Ц содержит (п+К+1) мультиплексоров 13, управл ющие входы которых соединены с соответствующими входами Ц задающего блока 4, выходы вл ютс выходами 15 задающего блока , а информационные входы соединены с соответствующими входами 16 задани программы работы устройства. Устройство работает следующим образом . После включени источников питани устройство может находитьс в произвольном состо нии, в момент подачи сигнала по управл ющей шине 1.1 счетчик 3 и триггер 9 устанавливаютс в нулевое состо ние, а триггер 7 - в единичное состо ние. При этом сигналы управлени с т-выходов счетчика 3 устанавливают на n+K+l выходах 15 задающего блока код, соответствующий нулевому состо нию счетчика 3- С выхода генератора 1 поступает на элемент И 10 и единичный вход триггера 9 пр ма последовательность импульсов . По окончании первого из этих им .пульсов, осуществившего запись в счетчик 2 п-разр дного кода с соответствующих выходов 15 задающего блока k, состо ние триггера 9 измен етс , за:преща последующий ввод информации задающего блока Ц в счетчик 2 (фиг, 2). Сдвинута последовательность fp генератора 1 поступает на счетный вход счетчика 2, работающего в режиме вычитани и задающего временной интервал по каждому отдель иому выходу дешифратора 5- Одно из 2 состо ний дешифратора 5 обеспечивает нулевое состо ние 2 -1 выходов 12. Управление работой дешифратора 5 осуществл етс с помощью коммутатора .6, на выходе которого, в зависимости от значени одного из выходов 15 задающего блока k, формируетс потенци ал с единичного выхода триггера 7 ИЛИ последовательность импульсов генератора 1. Счетчик 2 производит вычитание до тех пор, пока не по витс сигнал переполнени , устанавливающий через элемент ИЛИ триггер 9 в нулевое сост ние и- измен ющий состо ние счетчика 3. Сигналы с т-выходов счетчика 3 пе реключают код на n+K+l выходах 15 за дающего блока /t. Следующий за импульсом переполнени счетчика 2 импульс генератора 1 производит запись нового кода задающего блока k в счетчик 2 и работа устройства повтор етс . В последнем такте цикла работы ус ройства, по истечении действи сигна ла на определенном выходе дешифратора 5 триггер 7 устанавливаетс в ну левое состо ние, запреща работу генератора 1 и, как следствие, в дальнейшем сигналы на всех выходах 12 устройства будут отсутствовать. Использование предлагаемого устро ства обеспечивает более широкие функ циональные возможности по сравнению с известным, так как позвол ет получать требуемую последовательность ин тервалов и серий импульсов на любом ;выходе. Формула изобретени Устройство дл генерировани и рас пределени импульсов, содержащее празр дный двоичный счетчик, триггер, задающий блок, коммутатор и генератор импульсов, первый выход которого подключен к счетному входу п-разр дного двоичного счетчика, установочные входы которого подключены к п-выходам задающего блока, вход установки в единичное состо ние триггера подключен к управл ющей шине начальной установки устройства, а выход - к управл ющему входу генератора импульсов , отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет получени требуемых последовательностей интервалов и серий импульсов на любом его выходе, в устройство введены т-разр дный двоичный счетчик, дешифратор , элемент ИЛИ, элемент И и дополнительный триггер, вход установки в нулевое состо ние которого соединен с выходом элемента ИЛИ, а инверсный выход - с первым входом элемента И, второй вход которого соединен с вторым выходом генератора импульсов , одним из информационных входов коммутатора и входом установки дополнительного триггера в единичное состо ние, выход элемента И соединен с управл ющим входом п-разр дного двоичного счетчика, выход которого соединен с счетным входом т-разр дного двоичного счетчика и первым входом элемента ИЛИ, второй вход которого соединен с управл ющей шиной устройства и входом установки в исходное состо ние ш-разр дного двоичного счетчика, т-выходы которого соединены с входами задающего блока , К дополнительные выходы которого соединены с К-входами дешифратора, а (К+1) дополнительный выход - с переключающим входом коммутатора, другой информационный вход которого соединен с единичным выходом триггера, а выход - с управл ющим входом дешифратора , ()-выходы которого вл ютс выходами устройства, причем один из выходов соединен с входом установки в нулевое состо ние триггера, при этом задающий блок содержит (п+К+1) мультиплексоров, управл ющие входы которых соединены с соответствующими входами задающего блока, выходы мультиплексоров вл ютс выходами задающего блока, а информационные входы мультиплексоров соединены с соответ .ствующими входами задани программы работы, устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР W +40661, кл. G Об F 1/02, 1971. The goal is achieved by the fact that the master unit additionally contains (K + 1) -out 3938 strokes, and a t-paired binary counter, a decoder, an OR element, an AND element and an additional trigger, whose setting input is in its zero state connected to the output of the OR element, and the inverse output — with the first input of the element I, the second input of which is connected to the second input of the pulse generator, one of the information inputs of the switch and the installation input of the trigger in one state, and the output of the element AND is connected to the control input dny binary counter, the output of which is connected to the counting input of the t-bit double counter and the first input of the OR element, the second input of which is connected to the control bus of the device and the installation input of the initial state of the t-bit binary counter, whose outputs are connected by the inputs of the master block, the Kotoporo K-additional outputs are connected to the K-inputs of the decoder, and (K + 1) an additional output is connected to the switching input of the commutator, another information input of which is connected to the single output of the trigger, and the output th input decoder () which are outputs on output device, wherein one of the outputs is connected to the setting input of a zero state of the trigger. The master unit contains (n + K + 1) multiplexers, the control inputs of which are connected to the corresponding inputs of the master unit, the outputs of the multiplexers are the outputs of the master unit, and the data inputs of the multiplexers are connected to the device operation program. FIG. 1 shows a functional diagram of the proposed device; in fig. 2 - time diagram of his work; in fig. 3 shows the execution circuit of the driver unit. The device contains a controlled pulse generator 1, p-bit, binary counter 2, t-bit binary counter 3, master block k, de encoder 5, switch 6, trigger 7, element OR 8, trigger 9, element AND .10, the output of the control generator 1 is connected to the counting input of the binary binary counter 2, the input inputs of the n-bit binary counter 2 are connected to the outputs of the Yutschi block 4, and one of the inputs of the trigger 7 is connected to the control bus of the device 11. In addition, the installation input on the On trigger, 9 is connected to the output of the element OR 8, and the zero output — with one of the inputs of the AND element 10, the second input of which is connected to the output of the control generator 1, one of the inputs of the switch 6 and the installation input of the trigger 9 in the unit state, and the output of the control input of the n-bit binary the counter 2, the output of which is connected to the counting input of the t-bit binary counter 3 and one of the headings of the OR element, the second input of the Kftorogo is connected to the control bus 1 of the device and the installation input to the i-state of the t-bit binary counter 3, the outputs which is connected to the inputs and the master unit, whose outputs are connected to the K-inputs of the decoder 5 a (K + 1) -th output - to the Switching input of the switch 6, one input of which is connected to the single output of the trigger 7, and the output - to the control input of the decoder 5, ( 2-1) WHICH are the outputs of the device 12, one of which is connected to the installation input to the zero state of the trigger 7, and the master block C contains (n + K + 1) multiplexers 13, the control inputs of which are connected to the corresponding the inputs C of the master block 4, the outputs are the outputs 15 of the master block, and The information inputs are connected to the corresponding inputs 16 of the job program of the device. The device works as follows. After turning on the power sources, the device may be in an arbitrary state, at the time of the signal on the control bus 1.1, the counter 3 and the trigger 9 are set to the zero state, and the trigger 7 is set to the single state. In this case, the control signals from the t-outputs of the counter 3 are set on n + K + l outputs 15 of the master block, a code corresponding to the zero state of the counter 3- From the output of the generator 1 is fed to the element 10 and the single input of the trigger 9 a direct pulse sequence. At the end of the first of these pulses, which recorded in the counter 2 of the n-bit code from the corresponding outputs 15 of the master block k, the state of the trigger 9 changes, for: stopping the subsequent input of the information of the master block C into the counter 2 (FIG. 2 ). The shifted sequence fp of generator 1 is fed to the counting input of counter 2, operating in the subtraction mode and setting the time interval for each separate output of the decoder 5- One of 2 states of the decoder 5 provides the zero state 2 -1 of the outputs 12. The operation of the decoder 5 has using a switch .6, the output of which, depending on the value of one of the outputs 15 of the master block k, generates a potential from a single output of the trigger 7 OR a sequence of pulses of the generator 1. Counter 2 is produced It subtracts until an overflow signal occurs, setting the trigger 9 to the zero state via the OR element, and changing the state of the counter 3. The signals from the t-outputs of the counter 3 switch the code on the n + K + l outputs 15 for giving block / t. Following the overflow pulse of counter 2, the pulse of generator 1 records the new code of driver unit k into counter 2 and the operation of the device is repeated. In the last cycle of the operation of the device, after the signal has expired at a certain output of the decoder 5, the trigger 7 is set to the zero state, prohibiting the operation of generator 1 and, as a result, there will be no signals at all outputs 12 of the device. The use of the proposed device provides wider functional possibilities in comparison with the known one, since it allows one to obtain the required sequence of intervals and a series of pulses at any output. Claims An apparatus for generating and distributing pulses, comprising a discharge binary counter, a trigger, a driver unit, a switch and a pulse generator, the first output of which is connected to the counting input of a n-bit binary counter, the setup inputs of which are connected to the driver's n-outputs , the installation input to the trigger state is connected to the control bus of the initial installation of the device, and the output to the control input of the pulse generator, characterized in that, in order to extend the function of the device’s capabilities due to obtaining the required sequence of intervals and a series of pulses at any of its outputs, a t-bit binary counter, a decoder, an OR element, an AND element and an additional trigger, whose setting input is in the zero state are connected to the OR element output, are entered into the device. , and the inverse output - with the first input of the element I, the second input of which is connected to the second output of the pulse generator, one of the information inputs of the switch and the installation input of an additional trigger in a single Stand, the output of the AND element is connected to the control input of an n-bit binary counter, the output of which is connected to the counting input of the t-bit binary counter and the first input of the OR element, the second input of which is connected to the control bus of the device and the installation input to the initial W-bit binary counter state, the t-outputs of which are connected to the inputs of the master unit, the additional outputs of which are connected to the K-inputs of the decoder, and (K + 1) the additional output - to the switching input of the switch, another information one of which is connected to a single trigger output, and the output is connected to a control input of a decoder, the () outputs of which are device outlets, one of the outputs being connected to a setup input of the zero state of a trigger, the master block containing (n + K +1) multiplexers, the control inputs of which are connected to the corresponding inputs of the master unit, the outputs of the multiplexers are the outputs of the master unit, and the information inputs of the multiplexers are connected to the corresponding job inputs of the work program device. Sources of information taken into account during the examination 1. USSR author's certificate W +40661, cl. G About F 1/02, 1971.
2.Авторское свидетельство СССР № 6081 7, кл.; G 06 F /Qk, 1977 (прототип).2. USSR author's certificate No. 6081 7, class; G 06 F / Qk, 1977 (prototype).
aa
«41"41