Claims (4)
Изобретение относитс к импульсной технике и может быть использовано в ка честве задающего генератора в аналогоцифровых устройствах. По осносному авт, св. .№ 646424 из весген генератор пр моугольных импульсов , содержащий два последовательно включенных К 9 -триггера, два диода, аноды которых подключены к выводам конденсатора и через резисторы к источнику управл ющего напр жени , а катоды соединены с выходами второго триггера, два полевых транзистора с р - Vi- перехо дами, затворы которых подключены к выводам конденсатора и к анодам диодов, истоки соединены со входами первого триггера, а стоки подключены к ойцей шине 1-1. Однако максимальна скважность выходных импульсов известного генератора ограничена допустимой асимметрией схемы . Цель изобретени повышение скважности гене;1ируемьгх itNtnyjibcoB. Дл достижени этой цели в генератор пр моугольных импульсов введены последовательно включенные третий и четвертый R 5 -триггеры, дополнительный конденсатор , подключенный одним выводом к выходу четвертого триггера, а другим через дополнительный резистор к источнику управл ющего напр жени , через дополнительный диод - к выходу четвертого триггера и к затвору дополнительного полевого транзистора, сток которого соединен с ойщей шиной, а исток подключен к первому входу третьего триггера, второй вход которого соединен с одним из входов первого триггера, элемент И, входы которого подключены к выходам второго и четвертого триггеров. На чертеже приведена структурна электрическа схела генератора пр моугольных импульсов. Генератор содержит четыре RS -триггера 1-4 с инверсными входами, диоды 5-7, полевые транзисторы с р - h переходами , конденсаторы 11 и 12, резисто38 ры 13-15, источнш 1(3 управл ющего напр жени , элемент И 17. Генератор работает следующим образом На инверсном выходе ipiirrepa 2 установлен низкий, а на инверсном выходе триггера 4 - высокий логический уровень Каналы транзисторов 8-10 открыты и на всех выходах триггеров 1 и 3 высокий логический уровень. Конденсатор 11 перезар жаетс от источника 16 через резистор 14, диод 5 и открытый инверсный выход триггера The invention relates to a pulse technique and can be used as a master oscillator in analog-digital devices. According to the main author, sv. No. 646424 of a rectangular pulse generator containing two K 9 -trigger connected in series, two diodes, the anodes of which are connected to the terminals of a capacitor and through resistors to a source of control voltage, and the cathodes are connected to the outputs of the second trigger, two field-effect transistors with p - vii by the transitions, the gates of which are connected to the capacitor leads and diodes anodes, the sources are connected to the inputs of the first trigger, and the drains are connected to the oyc bus 1-1. However, the maximum duty cycle of the output pulses of a known generator is limited by the permissible asymmetry of the circuit. The purpose of the invention is to increase the duty cycle of the gene; it is important for it. To achieve this goal, sequentially connected third and fourth R 5 triggers, an additional capacitor connected by one output to the output of the fourth trigger and the other through an additional resistor to the control voltage source, through the fourth diode to the output of the fourth trigger and to the gate of the additional field-effect transistor, the drain of which is connected to the bus, and the source is connected to the first input of the third trigger, the second input of which is connected to one of the inputs the first trigger, the element And, the inputs of which are connected to the outputs of the second and fourth triggers. The drawing shows a structural electrical circuit of a square pulse generator. The generator contains four RS triggers 1–4 with inverse inputs, diodes 5–7, field effect transistors with p – h junctions, capacitors 11 and 12, resistors 13–15, source 1 (3 control voltages, I 17). The generator works as follows: The ipiirrepa 2 inverse output is set low, and the inverse output of trigger 4 has a high logic level. , diode 5 and open inverse trigger output
2. При возрастании потенциала затвора транзистора 9, сопротивление его канала повышаетс , что при водит к уменьщению входного вытекающего тока 5 -входа триггера 1 и R входа триггера 2. As the potential of the gate of the transistor 9 increases, the resistance of its channel increases, which leads to a decrease in the input leakage current 5 of the input of the trigger 1 and R of the trigger input
3. Когда напр жение на затворе транзистора 9 достигнет пороговой величины, на пр мом выходе триггера 1 и на инверсном выходе триггера 3 по витс перепад напр жени с высокого Уровн на низкий, в результате чего триг геры 2 и 4 измен ют свое состо ние на противоположное, а на входы элемента 17 поступают высокий логический уровень с инверсного выхода триггера 2 и низкий лопгческий уровень синверсного выхода триггера 4. После опрокидывани триггеров 2 и 4, каналы транзисторов 8 - 1О снова открываютс и начинаетс процесс перезар дки конденсатора 11 от источника 16 через резистор 13, диод 6; открытый пр мой выход триггера 2 и конденса тора 12 от источника 16 через резистор 15, открытый инверсный выход триггера 4. Врем задающие элементы схемы подбираютс так, что напр жение на затворе транзистора Ю достигает пороговой величины раньше, чем на затворе транзистора 8, т.е. опрокидывание тригге ра 2 происходит позже, чем опрокидывание триггера 3. When the voltage on the gate of the transistor 9 reaches the threshold value, the direct output of the trigger 1 and the inverse output of the trigger 3 cause a voltage drop from high Level to low, as a result of which trigger 2 and 4 change their state opposite, and the inputs of the element 17 receive a high logic level from the inverse output of flip-flop 2 and a low paddle level of the synchronous output of flip-flop 4. After the flip-flops of flip-flops 2 and 4, the channels of transistors 8-1O open again and the process of recharging capacitor 11 begins from source 16 through resistor 13, diode 6; open direct output of trigger 2 and capacitor 12 from source 16 through resistor 15, open inverse output of trigger 4. Time setting elements of the circuit are chosen so that the voltage on the gate of the transistor Yu reaches the threshold value earlier than on the gate of the transistor 8, t. e. flip-flop trigger 2 occurs later than flip-flop trigger
4. В результате чего на 4 входы элемента 17 поступает сначала высокий логический уровень с инверсного выхода триггера 4, а затем низкий логический уровень с инверсного выхода три:гера 2, т.е. длительность импульса на выходе элемента 17 будет определ тьс разностью времен перезар да конденсаторов 11 и 12. Таким образом, предложенный генератор обеспечивает получение выходной последовательности с большой скважностью и независимой регулировкой частоты и длительности генерируемых импульсов. Формула изобретени Генератор пр моугольных импульсов по авт. св. № 646424, отличающийс т&л, что, с целью повышени скважности генерируемых импульсов, введены последовательно включенные третий и четвертый R5 -триггеры, дополнительный конденсатор, подключенный одним выводом к выходу четвертого триггера, а другим - через дополнительный резистор к источшпсу управл ющего напр жени , и через допопнительный диод- к выходу четвертого триггера и к затвору дополнительного полевого транзистора, срок крторого соедини с о&цей шиной, а исток подключен к первому входу третьего триггера , второй вход которого соединен с одним из входов первого триггера, элемент И, входы которого .подключены к выходам второго и четвертого триггеров. Источники информации, прин тые во внимание при экспертизе I. Авторское свидетельство СССР Яд 646424, кл. Н 03 К 3/02, 1977 (прототип).4. As a result, the 4 inputs of the element 17 first receive a high logic level from the inverse output of the trigger 4, and then a low logic level from the inverse output of three: Gera 2, i.e. the pulse duration at the output of the element 17 will be determined by the difference between the recharge times of the capacitors 11 and 12. Thus, the proposed generator provides an output sequence with a high duty cycle and independent adjustment of the frequency and duration of the generated pulses. The invention The generator of rectangular pulses auth. St. No. 646424, differing in t & l, that, in order to increase the duty cycle of the generated pulses, the third and fourth R5 triggers, an additional capacitor connected by one output to the output of the fourth trigger, and the other through an additional resistor to the control voltage source are introduced in series , and through an additional diode to the output of the fourth trigger and to the gate of the additional field-effect transistor, the period is connected to the amphibious bus and the source is connected to the first input of the third trigger, the second input of which dinene with one of the inputs of the first trigger, the element And, the inputs of which are connected to the outputs of the second and fourth triggers. Sources of information taken into account in the examination I. USSR author's certificate poison 646424, cl. H 03 K 3/02, 1977 (prototype).