Claims (2)
С этой целью в делитель частоты следовани импульсов с программным управлением, содер10 жащий первый и второй источники информационных сигналов, выходы которых поразр дно соединены с информационными входами параллельной записи первого и второго счетчиков импульсов, выходы которых соединены соот15 ветственно с первым и вторым входами RSтриггера , а счетньш вход второго счетчнка импульсов соединен с входной шиной, введены элементы ИСКЛЮЧ АЮЩЕЕ ИЛИ и элемент И,,перйый вход которого соединен с выходом пер20 вого счетчика импульсов, второй вход с первым выходом RS-триггера, второй выход кото рого подключен к управл ющему входу первого счетчика импул1ьсов, а вь1ход - с управл ю3 щим входом второго счетчика импульсов, счет ный вход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с дополнительным выходом первого источника информационных сигналов, а выход со счетным входом первого счетчика импульсов. На чертеже представлена структурна схема устройства. Оно содержит истошики и 2 информационных сигналов, счетчики 3 и 4 импульсовfl тригге элемент 6 И, элемент 7 ИСКЛЮЧАЮЩЕЕ ИЛИ, входную 8 и выходную 9 шины. Делитель частоты с программным управлением работает следующим образом. В исходном состо нии RS-триггер 5 находитс в нулевом состо нии. Нулевой потенциал с выхода RS-триггера 5 поступает через элемент б на управл ющий V-вход счетчика 4, что определ ет его работу в режиме параллельного эанесени информации по ш формадионным входам, поступающей из источника 2. Единичный потенциал с инверсного выхода триггера 5 поступает на управл ющий V-вход счетчика 3, что определ ет его работу в режи: ме обратного счета, так как импульсы, поступивщие на входную шину 8, череэ элемент 7 поступают на вычитающий счетный вход счетчика 3. С приходом каждого последующего входнего импульса состо ние счетчика уменьшаетс на единицу. Через врем t Tg. n, где Tg период следован ш входных импульсов, n чи ло, записанное в счетчик 3 с истоШика 1, все триггеры счетчика импульсов 3 заполн ютс нул ми и на его выходе в промежутке между n и n + 1 импульсом сформируетс импульс переноса нулевого потенциала, который опрокинет RS-триггер 5 и переведет счетчик 3 в режим параллельной записи информации, так как на его управл ющий вход поступит нулевой потенциал с инверсного выхода RS-триггера 5. Единичный потенщ1ал с пр мого выхода RS-триггера 5 поступает на первый вход элемента 6, однако до окончани импульса переноса с выхода счетчика импульсов 3, т. е. до по влени единичного потенциала на втором входе элемента б счетчик 4 удерживаетс в режиме параллельной записи. При совпадении единичных потенциалов на входах элемента б на V-входе счетчика 4 по вл етс ед1шичный потенциал и переводит его в режим обратног счета. С приходом каждого последующего импульса на вычитающий вход счетчика 4 состо ние его уменьщаетс на ед:иницу. Через врем tn Tgy. m, где m - числсз, записанное в счет чик 4 с источника Ш1формации 2, все триггер счетчика 4 заполн ютс нул ми, и на его выходе обратного переноса в промежутке между m и m + 1 импульсами сформируетс импульс переноса нулевого потенциала, который опрокинет RS-триггер 5 в исходное состо ние и счетчик импульсов 3 перейдет в режим обратного счета, счетчик импульсов 4 - в режим записи информации. Таким образом на выходной щине 9 по в тс выходные импульсы, длительность которых и пауза между ними завис т от значени величин пит, хран щихс в источниках 1 и 2, причем максимальный коэффициент делени частоты равен сумме коэффициентов пересчета примен емых счетчиков. Схема, делител частоты позвол ет программным путем регулировать коэффициент заполнени периода выходного сигнала с точностью до одного полупериода сигналов входной частоты. При подаче на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 с дополнительного выхода разр да источника 1 нулевого потенциала, входные импульсы, поступающие на его первый вход, передаютс на выход без сдвига фазы. Следовательно на счетный вход счетчика 3 импульсы поступают без сдвига фаз. Период следовани выходных импульсов делител при этом равен , (п + m ) Tax . а коэффициент заполнени равен К -р- - . При подаче на второй ход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 единичного потенциала на его выходе импульсы сдвинуты по отношению ко входным по фазе на 180 . В этом случае коэффициент заполнени равен К - ,. Таким образом, программным путем достигаетс возможность измен ть коэффициент заполнени выходных импульсов делител с дискретностью, равной попозкне периода импульсов входной частоты, что расшир ет его функциональные возможности. Особенность и эффективность данного технического рещени состоит в том, что введение новых признаков в делитель частоты с программным управлением позвол ет расширить область его применени , так как улучшаютс технические характеристики делител . В два раза по сравнению с известным увеличиваетс диапазон изменени коэффициента делени , а также достигаетс возможность управлени программным путем коэффициентом заполнени периода выходных импульсов делител . Программное управление дискретностью коэффициента заполнени позвол ет применить делитель в автоматических устройствах управлени с повышенной точностью формировани временных интервалов . Формула изобретени Делитель частоты следовани импульсов с программным управлением, содержащий первыйFor this purpose, a program-controlled pulse frequency divider containing the first and second sources of information signals, the outputs of which are bitwise connected to the information inputs of parallel recording of the first and second pulse counters, the outputs of which are connected respectively to the first and second inputs of the RS trigger, the second input of the second pulse counter is connected to the input bus, the elements are EXCLUSIVE OR OR, and the AND element, whose first input is connected to the output of the first pulse counter, the second the move with the first output of the RS flip-flop, the second output of which is connected to the control input of the first impulse counter, and the output from the control input of the second pulse counter, the counting input of which is connected to the first input of the EXCLUSIVE OR element, the second input of which is connected to an additional output of the first source of information signals, and an output with a counting input of the first pulse counter. The drawing shows a block diagram of the device. It contains istoshiki and 2 information signals, counters 3 and 4 pulses for flip-flop element 6 AND, element 7 EXCLUSIVE OR, input 8 and output 9 tires. A programmable frequency divider operates as follows. In the initial state, the RS flip-flop 5 is in the zero state. The zero potential from the output of RS-flip-flop 5 is fed through element b to the control V-input of counter 4, which determines its work in the parallel information generation mode via the worm-square inputs from source 2. The unit potential from the inverse output of trigger 5 goes to control V-input of the counter 3, which determines its operation in the mode: down counting, since the pulses arriving at the input bus 8, through the element 7 arrive at the subtracting counting input of the counter 3. With the arrival of each subsequent input pulse, the state with etchika decremented by one. Through time t Tg. n, where Tg period is followed by w input pulses, n numbers recorded in counter 3 from source 1, all triggers of pulse counter 3 are filled with zeroes and a zero-potential transfer pulse is generated at its output between n and n + 1 pulses which overturns the RS-flip-flop 5 and transfers the counter 3 to the parallel information recording mode, since its control input will receive a zero potential from the inverse output of the RS-flip-flop 5. The unit potential from the direct output of the RS-flip-flop 5 goes to the first input of element 6 but before the end of the pulse n carry over from the output of the pulse counter 3, v. e. until a single potential on the second input element b counter 4 is held in a parallel write mode. When the unit potentials coincide at the inputs of the element b, the single input potential appears at the V input of counter 4 and transfers it to inverse counting mode. With the arrival of each successive pulse to the subtracting input of the counter 4, its state decreases by units: unity. Through time tn tgy. m, where m is the number recorded by count 4 from data source 2, all the trigger of counter 4 is filled with zeros, and a zero-potential transfer pulse is generated at the output of the reverse transfer in the interval between m and m + 1 pulses - the trigger 5 to the initial state and the pulse counter 3 will switch to the countdown mode, the pulse counter 4 to the information recording mode. Thus, on the output slit 9 in TC, the output pulses, the duration of which and the pause between them depend on the values of the pit values stored in sources 1 and 2, and the maximum frequency division factor is equal to the sum of the conversion factors of the counters used. The circuit, the frequency divider allows you to programmatically adjust the fill factor of the output signal period to within one half period of the input frequency signals. When the EXCLUSIVE OR 7 element is fed to the second input from the additional output of the discharge of the zero potential source 1, the input pulses arriving at its first input are transmitted to the output without phase shift. Consequently, pulses arrive at the counting input of the counter 3 without a phase shift. The period of the output pulses of the divider is equal to, (n + m) Tax. and the fill factor is K - p - -. When the element EXCLUDING OR 7 of a single potential at its output is applied to its second stroke, the pulses are shifted with respect to the input phase of 180. In this case, the fill factor is K -,. Thus, by software, it is possible to change the fill factor of the output pulses of a divider with a discreteness equal to the period of the pulse of the input frequency, which expands its functionality. The peculiarity and effectiveness of this technical solution is that the introduction of new features into the program-controlled frequency divider allows to expand the area of its application, as the technical characteristics of the divider improve. Twice as compared with the known, the range of variation of the division factor is increased, and also the possibility of programmatically controlling the fill factor of the period of the output pulses of the divider is achieved. Software control of the discreteness of the fill factor allows the use of a divider in automatic control devices with increased accuracy in the formation of time intervals. The invention The software-controlled pulse frequency divider containing the first
и второй источники информационных сигналов, выходы которых поразр дно соединены с информационными входами, параллельной записи первого и второго счетчиков импульсов, выходы которых соединены соответственно с первым и вторым входами RS-триггера, а счетный вход второго счетчика импульсов соединен с входной шиной, отличающийс тем, что, с целью расширени функциональных возможностей, в него введены злемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, первый вход которого соединен с выходом первого счетчика импульсов, второй вход - с первым выходом RS-триггера, второй выход которого подключен к управл ющему входу первого счетчика импульсов, а выход с управл ющим входом второго счетчика .импульсов, счетный вход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которогб соединен с дополнительным выходом первого источника информационных сигналов, а выходсо счетным входом первого счетчика импульсов .and the second sources of information signals, the outputs of which are bitwise connected to the information inputs, parallel recording of the first and second pulse counters, the outputs of which are connected respectively to the first and second inputs of the RS flip-flop, and the counting input of the second pulse counter connected to the input bus, characterized by that, in order to expand the functionality, an EXCLUSIVE OR element and an AND element are introduced in it, the first input of which is connected to the output of the first pulse counter, the second input - to the first output of the RS-trig gera, the second output of which is connected to the control input of the first pulse counter, and the output with the control input of the second counter .pulses, the counting input of which is connected to the first input of the EXCLUSIVE OR element, the second input of which is connected to the auxiliary output of the first source of information signals, and the output the counting input of the first pulse counter.
Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 657615, кл. Н 03 К 23/00, 1976.Sources of information taken into account during the examination 1. USSR Author's Certificate No. 657615, cl. H 03 K 23/00, 1976.
2. Электроника. 1978, N 6, с. 72-73.2. Electronics. 1978, No. 6, p. 72-73.