SU800989A1 - Устройство дл определени рангачиСлА - Google Patents
Устройство дл определени рангачиСлА Download PDFInfo
- Publication number
- SU800989A1 SU800989A1 SU792739552A SU2739552A SU800989A1 SU 800989 A1 SU800989 A1 SU 800989A1 SU 792739552 A SU792739552 A SU 792739552A SU 2739552 A SU2739552 A SU 2739552A SU 800989 A1 SU800989 A1 SU 800989A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- rank
- block
- input
- modules
- summation
- Prior art date
Links
Landscapes
- Image Analysis (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислительных машинах, работающих в поточном режиме и функционирующих в системах остаточных классов (СОК).
Известно устройство определения нормированного ранга.числа [11 .
Быстродействие этого устройства снижается вследствие производимых вычислений по модулю Р · (i=3,4...η) (η - число модулей системы остаточных классов) по сравнению с результатами вычислений по предыдущим модулям. Кроме того, это требует дополнительных аппаратурных затрат.
Наиболее близким к предлагаемому является устройство для формирования позиционных признаков непозиционного кода, содержащее η регистров (п - число модулей системы остаточных классов), блоки памяти, сумматор ранга, блок суммиоования вычетов [2] . .
Несмотря на то, что суммирование каждого набора констант может быть распараллелено, быстродействие, устройства снижается из-за необходимости учета числа переполнений при сумглировании констант. п Цель изобретения - повышение быстг родействия.
J Поставленная цель достигается тем, что в устройство, содержащее η регистров (п - число модулей системы остаточных классов), блоки памяти и сумматор ранга, дополнитель* но введены η блоков суммирования вычетов, (п-1) схем сравнения, блок задания знака и дополнительный блок памяти, причем выход j-го регистра . (j-1,..,n) соединен со входом каждо15 ,го (j,к,к + 1)-го и (j , к , к+2)-го блоков памяти (K=j -1,..,η), входа к-го блока суммирования вычетов (К»3,..,п) соединены соответственно с выходами (i,K -2, К)-го (i, К-1, К)-го (i*»1,., 20 к-1) и (К,К-1, К)-го блоков памяти, i-й вход первого блока суммирования вычетов соединен с выходом (i,n,n)-ro блока памяти (1=1,..,η) первый и второй входы второго блока суммирования 25 вычетов соединены соответственно с выходами (1,0,2)-го и (2,1,2)-го блоков памяти, выхода i-го и (i+1)-го блоков суммирования вычетов подключены соответственно к первому и вто30 рому входам 1-й схемы сравнения (1«
2,..,π-1), выходы первого и η-го блоков суммирования вычетов подключены соответственно к первому и второму входам дополнительного блока памяти, выход которого подключен к первому .входу сумматора ранга, выхода схем сравнения соединены с соот- 3 ветствующими входами блока задания знака, выход которого соединен со вторым входом сумматора ранга, выход которого является входом устройства. ю
На чертеже представлена блок-схема устройства определения ранга числа.
Устройство .содержит, регистры 1, блоки 2 памяти, блоки 3 суммирования вычетов, схемы 4 сравнения, блок 5 15 задания знака, дополнительный блок 6 памяти, сумматор 7 ранга.
Устройство работает следующим обмяти для вычисления величины
----1 , Признаки Иц и ределяются по формулам а3), ΟΠо,если ’i’elo.irj/] ГО,если ι-*-° максимальное значение нормированного ранга числа А в [ί, если г где системе модулей Ри , Рг,... , PR
Блок задания знака по значениям признаков , Pi, __, определяет число разом.
Вычисляется^ нормированный ранг
Гд числа А= с£ , Нормирован ный£од</ ,&г ,...
p/i = 1 , 2 , . . , η ;.Р=Р.Рг,...,Рп', Р.,Р1-ри1- .
модули СОК числа А, находящийся в гистрах, подается на входы блоков памяти; хранящие значения таблиц, которые по 'значениям входных цифр числа А определяют соответственно ре25 величины
3D г е =max I j V H. = 1( i=l И J и формирует на - выходе 2>θ . Затем подается на вход сумматора ранга, который по входным величинам 3g и а формирует ранг числа по формуле га =а” Зе .
В отличие от известного, предлагаемое устройство имеет более высокое быстродействие ( 2 + □ Εο<ξ η [-модульных тактов), так как используемый алгоритм не требует формирования признаков аддитивного переполнения по модулям системы остаточных классов по отдельным модулям. Устройство может работать в поточном режиме, что повышает его пропускную способность.
JK I a I - км к/о/ *Μ*Λ«41.·.»-x).
Claims (2)
1.Авторское свидетельство СССР № 3.65701, кл. G,06F 5/02, 1970.
2.Авторское свидетельство СССР
№ 377766, кл, G.06 Р 5/0 2,1970 (прототип ) .
-i
J
. 111 л 7 л /
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792739552A SU800989A1 (ru) | 1979-03-21 | 1979-03-21 | Устройство дл определени рангачиСлА |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792739552A SU800989A1 (ru) | 1979-03-21 | 1979-03-21 | Устройство дл определени рангачиСлА |
Publications (1)
Publication Number | Publication Date |
---|---|
SU800989A1 true SU800989A1 (ru) | 1981-01-30 |
Family
ID=20816455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792739552A SU800989A1 (ru) | 1979-03-21 | 1979-03-21 | Устройство дл определени рангачиСлА |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU800989A1 (ru) |
-
1979
- 1979-03-21 SU SU792739552A patent/SU800989A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU800989A1 (ru) | Устройство дл определени рангачиСлА | |
US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
EP0147296B1 (en) | Multiplication circuit | |
SU409221A1 (ru) | Вероятностный сумматор параллельного типа | |
SU482739A1 (ru) | Накапливающий сумматор | |
KR920010993B1 (ko) | 고차 다항식 연산장치 | |
RU2045770C1 (ru) | Устройство для формирования остатка по модулю три | |
SU682903A1 (ru) | Устройство дл решени систем алгебраических уравнений | |
SU1751749A1 (ru) | Устройство дл подсчета количества единиц в двоичном числе | |
SU922721A2 (ru) | Устройство ортогонального преобразовани по Уолшу | |
SU857982A1 (ru) | Устройство дл извлечени квадратного корн | |
SU401995A1 (ru) | Сумматор | |
SU744611A1 (ru) | Стохастический сумматор | |
RU2037197C1 (ru) | Устройство для решения систем линейных алгебраических уравнений | |
KR100223752B1 (ko) | 병렬 곱셈기 | |
RU1829119C (ru) | Устройство дл подсчета количества единиц | |
SU883923A1 (ru) | Функциональный преобразователь | |
SU424168A1 (ru) | УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ ДВУХ НАПРЯЖЕНИЙ | |
SU1070544A1 (ru) | Устройство дл приближенного вычислени модул комплексного числа | |
SU1103225A1 (ru) | Устройство дл вычислени элементарных функций | |
SU813414A2 (ru) | Цифровое устройство дл логарифми-РОВАНи дВОичНыХ чиСЕл | |
SU529566A1 (ru) | Устройство дл кодировани | |
SU1667050A1 (ru) | Модуль дл логических преобразований булевых функций | |
SU691848A1 (ru) | Устройство дл вычислени корн п той степени | |
SU807320A1 (ru) | Веро тностный коррелометр |