SU781815A1

SU781815A1 - Device for checking data represented in codes: k from n

Info

Publication number: SU781815A1
Application number: SU782666385A
Authority: SU
Inventors: Владимир Петрович Беликов
Original assignee: Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Предприятие П/Я В-2969
Priority date: 1978-09-26
Filing date: 1978-09-26
Publication date: 1980-11-23

Description

Изобретение относится к автоматике и вычислительной технике и может найти применение при проектировании автоматических систем управления и передачи данных, работающих в кодах к из η .The invention relates to automation and computer engineering and may find application in the design of automatic control and data transmission systems operating in codes k from η.

Известны устройства для контроля данных, представленных в кодах типа ”к” из ”п”, содержащие в своем составе блоки логических элементов И, ИЛИ, НЕ, сумматоры, шифраторы и дешифраторы (1) и [2].Known devices for monitoring data presented in codes of type “k” from “p”, containing in their composition blocks of logical elements AND, OR, NOT, adders, encoders and decoders (1) and [2].

Однако известные устройства либо предназначены для контроля наличия строго определенного количества входных переменных при определенном общем количестве входных переменных и не являются универсальными, либо при контроле большого количества входных переменных содержат чрезмерно много логических элементов в своем составе.However, the known devices are either designed to control the presence of a strictly defined number of input variables with a certain total number of input variables and are not universal, or when controlling a large number of input variables, they contain excessively many logical elements in their composition.

Наиболее близким техническим решением к предлагаемому является устройство для контроля данных, представленных в кодах типа ”к” из ”п”, содержащее блоки логических элементов И, ИЛИ, имеющее многоразрядный параллельный вход и определяющее, приняли ли минимально к, а максимально i(i=k) из η входных переменных двоичное значение ”1”. Это достигается посредством элементов И, количество которых равно числу сочетаний из η по к, выходы которых подключены к элементам ИЛИ и посредством i-входовых элементов ИЛИ, количество которых равно числу сочетаний из η по π—1, выходы которых подключены к логическому элементу И, а также посредством схемы, формирующей выходные сигналы [3]. .The closest technical solution to the proposed one is a device for monitoring data presented in codes of type “k” from “p”, containing blocks of logical elements AND, OR, having a multi-bit parallel input and determining whether they accepted minimum k and maximum i (i = k) from η input variables the binary value is “1”. This is achieved by means of AND elements, the number of which is equal to the number of combinations from η to,, the outputs of which are connected to OR elements and through i-input OR elements, the number of which is equal to the number of combinations from η to π – 1, the outputs of which are connected to the AND gate, as well as through a circuit generating output signals [3]. .

Однако при увеличении количества входных шин ”п” и порога срабатывания ”к” количество логических элементов в устройстве резко возрастает. Например, при п = 10, к } 3 количество элементов И равно 120, при η = 20, k - 1140, а при η = 20, к 44845. Аналогично, при увеличении количества входных шин ”п” и порога срабатывания ”i” количество логических элементов ИЛИ также резко возрастает. Например, при п=10, i < 3 количество элементов ИЛИ равно 120, при η = 20, i 4 3 - 1140, а при η = 20, i 4 — 4845. Причиной такого явления '•ч-However, with an increase in the number of input buses “p” and the threshold “k”, the number of logic elements in the device increases sharply. For example, for n = 10, k} 3 the number of AND elements is 120, for η = 20, k - 1140, and for η = 20, to 44845. Similarly, when the number of input buses is “n” and the threshold is “i” the number of logical elements OR also increases dramatically. For example, for n = 10, i <3, the number of OR elements is 120, for η = 20, i 4 3 - 1140, and for η = 20, i 4 - 4845. The reason for this phenomenon is' • h-

жит то, что известная схема строится на основе элементов И, число которых равно числу сочетаний из ”п” по ”к”, причем каждый элемент И требует подачи на вход ”к” из ”п” входных переменных, а также на основе элементов ИЛИ, число которых равно числу сочетаний из ”n” по ”i”. Эта особенность построения устройства приводит к существенно/ му увеличению количества элементов, входящих в устройство и резкому падению надежности его функционирования. Кроме того недостатком известного устройства является то, что количество входов элементов И, ИЛИ прямо зависит от порогов ”к” и ”i” соответственно, а количество входов элементов ИЛИ, с которыми соединяются выходы элементов И, а также количество входов элементов И, с которыми соединяются выходы элементов ИЛИ, прямо зависит от количества входов ”п” и порогов ”к” и ’Ί”. Кроме того, схема соединений входов устройства с элементами И, ИЛИ зависит от количества входов ”п” и порогов ”к” и ”п”.The fact that the well-known circuit is built on the basis of AND elements, the number of which is equal to the number of combinations from “n” to “k”, and each AND element requires input of input variables to the input “k” from “n”, as well as on the basis of OR elements , the number of which is equal to the number of combinations from "n" to "i". This feature of the construction of the device leads to a significant increase in the number of elements included in the device and a sharp drop in the reliability of its operation. In addition, the disadvantage of the known device is that the number of inputs of AND, OR elements directly depends on the thresholds “k” and “i”, respectively, and the number of inputs of OR elements, to which the outputs of AND elements are connected, as well as the number of inputs of AND elements, with which the outputs of the OR elements are connected, it directly depends on the number of inputs “p” and thresholds “k” and “Ί”. In addition, the connection diagram of the device inputs with AND, OR elements depends on the number of inputs “p” and thresholds “k” and “p”.

Вышеприведенные особенности приводят к тому, что известное устройство не имеет в своем составе универсальных участков схемы, содержащих определенный набор логических элементов, определенным образом связанных между собой и не зависящих от параметров ”гГ, ”к” и ”i”, которые позволяли бы путем добавления к устройству с параметрами ”п₍, ”к ” и ”i^” определенного количества универсальных участков получить устройство с параметрами ”к₂” и ”i₂”. Такое отсутствие универсальности усложняет использование и эксплуатацию известного устройства.The above features lead to the fact that the known device does not include universal circuit sections containing a certain set of logic elements, connected in a certain way and independent of the parameters “gG,” k ”and” i, which would allow by adding to a device with parameters “p ₍ ,” k ”and” i ^ ”of a certain number of universal sections, to obtain a device with parameters” k ₂ ”and” i ₂ ". This lack of versatility complicates the use and operation of the known device state.

Цель изобретения - сокращение оборудования, достижение универсальности, уменьшение количества элементов, входящих в устройство и повышение надежности функционирования устройства путем применения регулярной структуры.The purpose of the invention is the reduction of equipment, achieving versatility, reducing the number of elements included in the device and improving the reliability of the device by applying a regular structure.

Поставленная цель достигается тем, что в устройство для контроля данных, представленных в кодах ”к” из ”п”, содержащее группы элементов И и группы элементов ИЛИ, введены к групп двувходовых; · элементов ИЛИ й (к-1) групп двухвходовых элементов И, причем каждая i-я группа элементов И и элементов ИЛИ состоит соответственно из (п—i) элементов И и элементов ИЛИ, первый вход каждого j-ro элемента ИЛИ i-й группы соединен с выходом (j+l)-ro элемента И (|-1)-й группы и с первым входом j-ro элемента И i-й группы, выход каждого j-ro элемента ИЛИ i-й группы соединен со вторым входом (j+l)-ro элемента ИЛИ i-й группы и со вторым входом (j+l)-ro элемента Й i-й группы, выходы последних элементов ИЛИ всех групп образуют группу выходов устрой ства. первые входы всех элементов ИЛИ и второй вход первого элемента ИЛИ первой группы элементов ИЛИ образуют группу входов устройства, первый и второй вход перво го элемента ИЛИ i-й группы соединены соответственно с выходами первого и второго элемента И (i 1)-й группы, второй вход первого элемента И i-й группы соединен с выходом первого элемента И (|-1)-й группы.This goal is achieved by the fact that in the device for monitoring data presented in codes “k” from “p”, containing groups of AND elements and groups of OR elements, are introduced to two-input groups; · OR elements i (k-1) groups of two-input elements AND, with each i-th group of elements AND and OR elements consisting of (n — i) elements AND and OR elements, the first input of each j-ro element OR i-th groups is connected to the output of the (j + l) -ro element AND (| -1) of the group and to the first input of the j-ro element AND of the i-th group, the output of each j-ro element OR of the i-group is connected to the second input (j + l) -ro of the OR element of the i-th group and with the second input (j + l) -ro of the element i of the i-th group, the outputs of the last OR elements of all groups form a group of device outputs. the first inputs of all OR elements and the second input of the first OR element of the first group of OR elements form a group of device inputs, the first and second input of the first OR element of the i-th group are connected respectively to the outputs of the first and second element of the AND (i 1) -th group, the second the input of the first element And the i-th group is connected to the output of the first element And (| -1) -th group.

На чертеже приведена схема устройства, выполняющего функцию проверки условия, что четыре и более входных переменных из восьми равны логической ”1”.The drawing shows a diagram of a device that performs the function of checking the condition that four or more input variables out of eight are equal to logical “1”.

Устройство для контроля данных, представленных в кодах ”к” из ”п” содержит входы 1-8, первую группу 9 элементов ИЛИ, первую группу 10 элементов И, вторую группу 11 элементов ИЛИ. вторую группу 12 элементов И, третью группу 13 элементов ИЛИ, третью группу 14 элементов И, пятую группу 15 элементов ИЛИ.A device for monitoring data presented in codes “k” from “p” contains inputs 1-8, a first group of 9 OR elements, a first group of 10 AND elements, a second group of 11 OR elements. the second group of 12 AND elements, the third group of 13 OR elements, the third group of 14 AND elements, the fifth group of 15 OR elements.

Группы элементов 9, 11, 13 и 15 ИЛИ содержат элементы ИЛИ 16-37. Группа элементов И 10, 12 и 14 содержит логические элементы И 38—55. Первая группа 9 элементов ИЛИ имеет выходы 56 -70, причем выходы 57-70 одновременно являются входами первой группы 10 элементов И. Первая группа элементов И 10 имеет выходы 71—77, которые одновременно являются входами второй группы 11 элементов ИЛИ, вторая группа 11 элементов ИЛИ имеет выходы 78—90, причем выходы 79—90 являются входами второй группы 12 элементов И, вторая группа 12 элементов И имеет выходы 91-96, которые одновременно являются входами третьей группы 13 элементов ИЛИ. Третья группа 13 элементов ИЛИ имеет выходы 97-107, причем выходы 98—107 являются входами третьей группы 14 элементов И, третья группа 14 элементов И имеет выходы 109-113, которые одновременно являются входами четвертой группы 15 элементов ИЛИ. Выходы 56, 78, 97 и 108 являются выходами устройства.Groups of elements 9, 11, 13 and 15 OR contain elements OR 16-37. The group of elements And 10, 12 and 14 contains the logical elements And 38–55. The first group of 9 OR elements has outputs 56-70, and the outputs 57-70 are simultaneously inputs of the first group of 10 elements I. The first group of elements AND 10 has outputs 71–77, which are simultaneously inputs of the second group of 11 OR elements, the second group of 11 elements OR has outputs 78–90, with outputs 79–90 being inputs of the second group of 12 AND elements, the second group of 12 AND elements has outputs 91-96, which are simultaneously inputs of the third group of 13 OR elements. The third group of 13 OR elements has outputs 97-107, with the outputs 98-107 being the inputs of the third group of 14 AND elements, the third group of 14 AND elements has outputs 109-113, which are simultaneously the inputs of the fourth group of 15 OR elements. The outputs 56, 78, 97 and 108 are the outputs of the device.

Для определенности примем, что восемь входных логических переменных подаются на вход устройства в виде двоичного параллельного кода 00101101, у которого крайне левое положение занимает первый разряд, за ним, слева направо, располагаются второй разряд, третий и так далее. Код подается на входы устройства 1, 2, 3, 4, 5, 6, 7 и 8, причем номера разрядов входного кода совпадают с номерами входов устройства.For definiteness, we assume that eight input logical variables are supplied to the input of the device in the form of a binary parallel code 00101101, in which the first digit occupies the leftmost position, followed by the second digit, the third one, and so on. The code is fed to the inputs of the device 1, 2, 3, 4, 5, 6, 7 and 8, and the bit numbers of the input code coincide with the numbers of the inputs of the device.

Рассматриваемое устройство содержит четыре группы элементов ИЛИ и три группы элементов И.The device in question contains four groups of OR elements and three groups of AND elements.

Рассмотрим подробно работу группы элементов ИЛИ на примере работы первой группы 9 элементов ИЛИ.Let us consider in detail the work of a group of OR elements using the example of the first group of 9 OR elements.

Первая группа 9 элементов ИЛИ состоит из элементов ИЛИ 16-22. На входы элемента 16 ио входу 1 и 2 подаются первый и второй разряды входного кода 00101101. С выхода элемента ИЛИ 16 на первый вход элемента ИЛИ 17 подается, соответственно, логический ”0”. По входу 3 на второй вход элемента 17 подается третий разряд входного кода, соответствующий значению логической ”1”. С выхода элемента ИЛИ 17' на первый вход элемента 18 ИЛИ подается логическая ”1”, которая через элементы ИЛИ 18, 19, 20, 21 и 22 распространяется на выход устройства 56, независимо от информации, присутствующей на остальных входах 4, 5, 6, 7 и 8 первой группы 9 элементов ИЛИ. Таким образом, наличие на первом выходе устройства 56 логической ”1” говорит о том, что во входном коде имеется, по меньшей мере, одна логическая переменная, принявшая значение ”1”.The first group of 9 OR elements consists of OR elements 16-22. The first and second bits of the input code 00101101 are fed to the inputs of the element 16 and the input 1 and 2. From the output of the element OR 16 to the first input of the element OR 17 is fed, respectively, a logical “0”. At input 3, the third bit of the input code corresponding to the logical value “1” is supplied to the second input of element 17. From the output of the OR element 17 ', the logical input “1” is supplied to the first input of the OR element 18, which, through the OR elements 18, 19, 20, 21, and 22, is distributed to the output of the device 56, regardless of the information present on the remaining inputs 4, 5, 6 , 7 and 8 of the first group of 9 elements OR. Thus, the presence of a logical “1” at the first output of the device 56 indicates that there is at least one logical variable in the input code that has taken the value “1”.

В общем случае в группах элементов ИЛИ информация о том, что возбужден какой-нибудь вход группы элементов ИЛИ, распространяется вдоль цепочки элементов ИЛИ, причем начало возбуждения совпадает с первым слева возбуждением входа устройства, а конец возбужденной цепочки совпадает с выходом последнего элемента ИЛИ в рассматриваемой группе элементов ИЛИ.In the general case, in the groups of OR elements, information that some input of the group of OR elements is excited propagates along the chain of OR elements, with the beginning of the excitation coinciding with the excitation of the device input first on the left, and the end of the excited chain coinciding with the output of the last OR element in the considered group of elements OR.

Если возбудится вход устройства, имеющий меньший порядковый номер, то начало возбужденной цепи совпадает теперь уже с этим возбужденным входом, при условии, что больше нет возбужденных входов, порядковый номер которых (при принятом в настоящем описании порядке нумерации входов) меньше, чем номер возбужденного входа в рассматриваемом выше случае.If the input of a device with a lower sequence number is excited, then the beginning of the excited circuit now coincides with this excited input, provided that there are no more excited inputs whose sequence number (with the numbering of inputs accepted in the present description) is less than the number of the excited input in the case considered above.

При этом количество элементов ИЛЙ в нечетной группе элементов ИЛИ ровно на еда-.' ницу меньше количества входов группы.At the same time, the number of ELE elements in an odd group of OR elements is exactly for food-. ' Nice less than the number of group entries.

На выходы первой группы 9 элементов ИДИ 57, 58, 59, 60, 61, 62, 63 и 64 подаются, соответственно, с входов 1, 2, 3, 4, 5, 6, 7 и 8 значения разрядов входного кода. На выход 65 подается логический ”0”, а на выходы 66, 67, 68, 69 и 70 подаются логические ”1”.The outputs of the first group of 9 IDI elements 57, 58, 59, 60, 61, 62, 63, and 64 are supplied, respectively, from the inputs 1, 2, 3, 4, 5, 6, 7, and 8 of the digits of the input code. Logic “0” is supplied to output 65, and logic “1” is fed to outputs 66, 67, 68, 69, and 70.

Рассмотрим подробно работу группы элементов И на примере работы первой группы 10 элементов И.Let us consider in detail the work of the group of elements AND by the example of the work of the first group of 10 elements I.

Первая группа 10 элементов И сострит из элементов 38, 39, 40, 41, 42, 43 и 44, причем входы элементов являются входами группы, а выходы элементов являются выходами группы. Между собой элементы непосредственно не соединены.The first group of 10 AND elements is made of elements 38, 39, 40, 41, 42, 43 and 44, the inputs of the elements being the inputs of the group, and the outputs of the elements being the outputs of the group. The elements are not directly connected to each other.

На первые входы элементов 39-44 подаются, соответственно, значения выходов элементов 16-21 первой группы 9 элементов ИЛИ, а на первый вход элемента 38 подан первый разряд входного кода первого каскада по входу 57. ·At the first inputs of the elements 39-44, respectively, the values of the outputs of the elements 16-21 of the first group of 9 OR elements are supplied, and the first bit of the input code of the first stage at the input 57 is fed to the first input of the element 38. ·

На второй вход каждого из элементов И 38—44 первой группы 10 элементов И подается соответствующий разряд входного кода первого каскада. Например: на второй вход элемента 38 со входа 2 первой группы 9 элементов ИЛИ через выход 58 первой группы 9 элементов ИЛИ подается значение второго разряда входного кода; на второй вход элемента 39 со входа 3 через выход 59 подается значение третьего разряда.The second input of each of the elements AND 38-44 of the first group of 10 elements AND is supplied with the corresponding bit of the input code of the first stage. For example: to the second input of element 38 from input 2 of the first group of 9 OR elements, through the output 58 of the first group of 9 OR elements, the value of the second bit of the input code is supplied; to the second input of element 39 from input 3 through output 59, the value of the third bit is supplied.

Информация о наличии возбужденной цепочки элементов ИЛИ первой группы 9 элементов ИЛИ по выходам 57, 65, 67, 68, 69 и 70 передается на вход первой группы 10 элементов И и служит необходимым условием для прохождения соответствующей части входного кода первой группы элементов И через первую группу 10 элементов И. При этом, сигнал о возбуждении входа 3 устройства не передается через первую группу 10 элементов И, а служит только условием для прохождения сигналов с остальных входов первой группы 9 элементов ИЛИ, расположенных правее первого возбужденного входа 3.Information about the presence of an excited chain of OR elements of the first group of 9 OR elements at the outputs 57, 65, 67, 68, 69 and 70 is transmitted to the input of the first group of 10 AND elements and serves as a necessary condition for the corresponding part of the input code of the first group of AND elements to pass through the first group 10 elements I. Moreover, the signal on the excitation of the input 3 of the device is not transmitted through the first group of 10 AND elements, but serves only as a condition for the passage of signals from the remaining inputs of the first group of 9 OR elements located to the right of the first excited stroke 3.

В рассматриваемом случае на первые входы элементов И первой группы 10 элементов И подается, соответственно, следующий код 0011111, т.е. выработано условие для прохождения через первую группу 10 элементов И пяти старших разрядов входного кода первой группы 9 элементов ИЛИ. При этом на вторые входы элементов И первой группы 10 элементов И подается код, соответствующий входному коду первой группы 9 элементов ИЛИ, начиная со второго разряда - 0101101. На выходы первой группы 10 элементов И выдается следующий код: 0001101, где пять старших разрядов являются пятью старшими разрядами входного кода первой группы 9 элементов ИЛИ.In the case under consideration, the following code 0011111 is supplied to the first inputs of AND elements of the first group of 10 AND elements, respectively, i.e. a condition has been developed for passing through the first group of 10 AND elements of the five high order bits of the input code of the first group of 9 OR elements. At the same time, a code corresponding to the input code of the first group of 9 OR elements, starting from the second bit, 0101101 is supplied to the second inputs of the AND elements of the first group of 10 AND elements: 0101101 is issued to the outputs of the first group of 10 AND elements: 0001101, where the five high order bits are five high order bits of the input code of the first group of 9 elements OR.

Таким образом, на выходах первой группы 10 элементов И 71, 72, 73, 74, 75, 76 и 77 имеется, соответственно, код 0001101, т.е, первая группа 10 элементов И транслирует через себя все входные логические переменные устройства, имеющие значение логической ”1”, кроме первой, второй группы 11 элементов ИЛИ. Входы второй группы 11 элементов ИЛИ соответствуют выходам 71-77 первой группы 10 элементов И.Thus, at the outputs of the first group of 10 AND elements 71, 72, 73, 74, 75, 76, and 77, there is, respectively, code 0001101, i.e., the first group of 10 AND elements transmits through itself all the input logical variables of the device that have a value logical “1”, except for the first, second group of 11 elements OR. The inputs of the second group of 11 elements OR correspond to the outputs 71-77 of the first group of 10 elements I.

Принцип работы второй группы 11 элементов ИЛИ совпадает с принципом работы первой группы 9 элементов ИЛИ; вторая группа 11 элементов ИЛИ содержит элементы ИЛИ 23—28. На оба входа элемента 23 поданы логические ”0”, с выхода элемента 23 на первый вход элемента 24 также поступает логический ”0”. На второй вход элемента 24 поступает логический ’’0” и с выхода элемента 24 на первый вход элемента 25 поступает логический ”0”. На второй вход элемента 25 поступает со входа 74 логическая ”1 и через элементы ИЛИ 25, 26, 27 и 28 распространяется на второй выход устройства 78, независимо от того, какая информация подается на вторые входы элементов ИЛИ 26, 27 и 28 по входам 75, 76 и 77 соответственно. Следовательно, наличие на втором выходе устройства 78 логической ”1” говорит о том, что, по меньшей мере, два разряда во входном коде устройства содержат логическую ”1”. Таким образом, вторая группа 11 элементов ИЛИ с помощью первой слева, прошедшей через первую группу 10 элементов И логической переменной, равной ”1”, которая соответствует второй слева логической переменной, равной ”1” во входном коде устройства, вырабатывает информацию о наличии минимум двух возбужденных входов устройства, кроме того вырабатывается условие для трансляции оставшейся информации с остальных возбужденных входов устройства через вторую группу 12 элементов И.The principle of operation of the second group of 11 OR elements coincides with the principle of operation of the first group of 9 OR elements; the second group of 11 OR elements contains OR elements 23–28. Logical "0" is applied to both inputs of element 23; from the output of element 23, the logical input "0" also arrives at the first input of element 24. The second input of element 24 receives a logical ’’ 0 и and from the output of element 24 to the first input of element 25 a logical 0 0 ’is received. To the second input of the element 25 is supplied from the input 74 logical 1 and through the elements OR 25, 26, 27 and 28 is distributed to the second output of the device 78, regardless of what information is supplied to the second inputs of the elements OR 26, 27 and 28 through the inputs 75 , 76 and 77, respectively. Therefore, the presence of a logical “1” on the second output of the device 78 indicates that at least two bits in the input code of the device contain a logical “1”. Thus, the second group of 11 OR elements, using the first left passing through the first group of 10 AND elements of a logical variable equal to “1”, which corresponds to the second left logical variable equal to “1” in the input code of the device, generates information about the presence of at least two excited inputs of the device, in addition, a condition is developed for broadcasting the remaining information from the remaining excited inputs of the device through the second group of 12 elements I.

Следовательно, на выходах второй группы 11 элементов ИЛИ 79, 80, 81, 82, 83, 84 и 85 имеется, соответственно, код 0001101, а на выходах 86, 87, 88, 89 и 90 - 00111.Therefore, at the outputs of the second group of 11 OR elements 79, 80, 81, 82, 83, 84 and 85, there is, respectively, code 0001101, and at the outputs 86, 87, 88, 89 and 90 - 00111.

Вторая группа 12 элементов И состоит из элементов И 45, 46, 47, 48, 49 и 50. Входы второй группы 12 элементов И соединены с выходами второй группы 11 элементов ИЛИThe second group of 12 AND elements consists of AND elements 45, 46, 47, 48, 49 and 50. The inputs of the second group of 12 AND elements are connected to the outputs of the second group of 11 OR elements

79- 90. Принцип работы второй группы 12 элементов И совпадает с принципом работы первой группы 10 элементов И. Входы элементов И 45-50 являются входами второй группы элементов И, а выходы элементов выходами второй группы 12 элементов,И. Между собой элементы непосредственно не соединены. На первые входы элементов 45—50 по входам 86-90, соответственно, подается код 000111, т.е. подается условие для прохождения через вторую группу 12 элементов И трех старших разрядов входного кода устройства. На вторые входы элементов 45—50 по входам79-90. The principle of operation of the second group of 12 elements And coincides with the principle of operation of the first group of 10 elements I. The inputs of the elements And 45-50 are the inputs of the second group of elements And, and the outputs of the elements are the outputs of the second group of 12 elements, And. The elements are not directly connected to each other. At the first inputs of the elements 45-50 at the inputs 86-90, respectively, the code 000111, i.e. a condition is given for passing through the second group of 12 elements AND the three most significant bits of the input code of the device. To the second inputs of elements 45-50 at the inputs

80- 85, соответственно, подается код 001101, где старшие пять разрядов совпадают с пятью старшими разрядами входного кода устройства. На выходах второй группы 12 элементов И > будет установлен код 000101, где три старших разряда совпадают с тремя старшими разрядами входного кода устройства.80-85, respectively, the code 001101 is supplied, where the high five bits coincide with the five high bits of the input code of the device. At the outputs of the second group of 12 AND elements, the code 000101 will be installed, where the three high order bits coincide with the three high order bits of the device input code.

Таким образом, на выходах Второй группы элементов И 91-96 имеется код 000101, т.е. вторая группа 12 элементов И обеспечивает трансляцию всех входных логических переменных устройства, имеющих значение логической ”1”, кроме двух первых, которые обра ботаны двумя первыми группами 9 и 11 элементов ИЛИ. Третья группа 13 элементов ИЛИ выполнена так же, как первая 9 и вторая 11 группы элементов ИЛИ и содержит элементы ИЛИ 29—33. На входы 91—96 третьей группы элементов ИЛИ с выходов элементов И второй группы 12 элементов И подается код 000101. В соответствии с данным кодом на выходах элементов 31, 32 и 33 установится логическая ”1”. На третьем выходе устройства 97 также установится логическая ”1”, которая несет информацию о том, что во входном коде устройства имеется, по меньшей мере, три разряда, содержащих логическую ”1”.Thus, at the outputs of the second group of elements AND 91-96 there is a code 000101, i.e. the second group of 12 AND elements provides the translation of all input logical variables of the device that have a logical value of “1”, except for the first two, which are processed by the first two groups of 9 and 11 OR elements. The third group of 13 OR elements is made in the same way as the first 9 and second 11 groups of OR elements and contains OR elements 29–33. At the inputs 91-96 of the third group of OR elements from the outputs of the AND elements of the second group of 12 AND elements, the code 000101 is supplied. In accordance with this code, the logical “1” will be established at the outputs of the elements 31, 32, and 33. At the third output of the device 97, a logical “1” will also be established, which carries information that there are at least three bits in the input code of the device containing a logical “1”.

Выходы 98—107 являются выходами третьей группы 13 элементов ИЛИ. На выходах 98, 104—107 присутствует код условия трансляции через третью группу 14 элементов И, равный 00011.Outputs 98-107 are outputs of the third group of 13 OR elements. At the outputs 98, 104-107 there is a code for the condition of translation through the third group of 14 And elements, equal to 00011.

Третья группа 14 элементов И выполнена аналогично первой и второй группам элементов И и содержит логические элементы И 5155, на первые входы элементов по входам 98, 104-107 подается код 00011, а на вторые входы по входам 99 — 103 - код 00101. На выходах 109—113'имеется, соответственно, код 00001.The third group of 14 AND elements is made similarly to the first and second groups of AND elements and contains logical elements AND 5155, the code 00011 is supplied to the first inputs of the elements at the inputs 98, 104-107, and the code 00101 to the second inputs at the inputs 99 - 103. At the outputs 109-113, there is, respectively, the code 00001.

Четвертая группа элементов ИЛИ 15 выполнена аналогично первой, второй и третьей группе элементов ИЛИ и содержит логические элементы ИЛИ 34—37. На входы четвертой группы 15 элементов ИЛИ 109—113 с выходов третьей группы 14 элементов И подается код 00001. В соответствии с данным кодом на выходе элемента 37 и на четвертом выходе устройства 108 возбуждается логическая ”1”, которая говорит о том, что во входном коде устройства имеется, по меньшей мере, четыре разряда, содержащих логическую ”1”.The fourth group of OR elements 15 is made similarly to the first, second and third group of OR elements and contains logical elements OR 34-37. At the inputs of the fourth group of 15 elements OR 109-113 from the outputs of the third group of 14 elements AND, the code 00001 is supplied. In accordance with this code, the logical “1” is excited at the output of element 37 and at the fourth output of device 108, which indicates that in the input the device code has at least four bits containing a logical “1”.

Таким образом, рассмотренное в примере устройство выполняет функцию контроля наличия в восьмиразрядном входном параллельном коде по меньшей мере четырех логических еди· ниц. При этом устройство содержит четыре группы элементов ИЛИ и три группы элементов И.Thus, the device considered in the example performs the function of monitoring the presence of at least four logical units in an eight-bit input parallel code. Moreover, the device contains four groups of OR elements and three groups of AND elements.

В общем случае, количество групп элементов ИЛИ в устройстве должно быть столько, сколько минимум логических ”1” контролируется во входном коде.In the general case, the number of groups of OR elements in the device should be as many as the minimum logical “1” is controlled in the input code.

Покажем, как рассматриваемое устройство выполняет, например, функцию контроля того, что не более трех входных переменных из восьми равны логической ”1”,We show how the device in question performs, for example, the function of controlling that no more than three input variables out of eight are equal to logical “1”,

Как было сказано выше, выходной код уст- 5 ройства на выходах 56, 78, 97 и 108 при выполнении функции контроля наличия в восьмиразрядном входном коде по меньшей мере четырех логических единиц, соответственно, равен 1111. 10As mentioned above, the device output code 5 at outputs 56, 78, 97, and 108, when performing the function of monitoring the presence of at least four logical units in the eight-bit input code, is 1111, respectively. 10

При наличии во входном коде трех логических единиц выходной код равен 1110, двух 1100, одной — 1000, ни одной — 0000. Следовательно, при контроле того, что не более трех входных переменных из восьми равны по- 15 гической ”1”, необходимо контролировать на выходной шине устройства 10.8 наличие логического ”0”.If there are three logical units in the input code, the output code is 1110, two 1100, one - 1000, not one - 0000. Therefore, when checking that no more than three input variables out of eight are equal to 15 “1”, it is necessary to control on the output bus of the device 10.8 there is a logical “0”.

В общем случае, при необходимости контролировать количество логических единиц во го входном коде не более ”к”, устройство должно содержать в своем составе ”1+1” групп элементов ИЛИ. При этом следует контролировать наличие логического ”0” на том выходе устройства, который связан с последней 25 группой элементов ИЛИ.In the general case, if it is necessary to control the number of logical units in the input code no more than “k”, the device should contain “1 + 1” groups of OR elements. In this case, you should monitor the presence of a logical “0” at the output of the device that is associated with the last 25 group of OR elements.

Как следует из описания сущности изобретения и примера конкретного выполнения, устройство имеет однородную структуру, что позволяет легко наращивать его как по коли- зо честву разрядов Входного кода, так и по порогу работы. Данная особенность упрощает использование и эксплуатацию устройства.As follows from the description of the essence of the invention and an example of a specific implementation, the device has a uniform structure, which makes it easy to increase it both by the number of bits of the Input code and by the threshold of operation. This feature simplifies the use and operation of the device.

Общее количество логических элементов, необходимое для построения устройства с порогом срабатывания к и выполняющего функцию контроля того, что не менее к разрядов Из η содержат логическую ”1”, равно n(2k—1)|-к^г где η - общее количество разрядов входного кода, причем к < л; к 2>_0; до η > 0.The total number of logical elements needed to build a device with a threshold for k and performing the function of monitoring that at least k bits of η contain a logical “1” is n (2k – 1) | -k ^g where η is the total number of bits of the input code, with k <n; k 2>_0; to η> 0.

Например, при η = 10, к 3 общее количество элементов равно 41; при л = 20, к 3 равно 91; при л = 20, к 4 равно 124.For example, with η = 10, k 3 the total number of elements is 41; when l = 20, k 3 is 91; when l = 20, k 4 is 124.

Claims

The invention relates to automation and computing and can be used in the design of automatic control systems and data transmission, working 3. codes k from p. There are known devices for controlling data represented in codes of type k of n, containing blocks of logical elements AND, OR, NOT, adders, encoders and decryptors (1 and 2. However, the known devices are either designed to control the presence of a well-defined number of input variables with a certain total number of input variables and are not universal, or when controlling a large number of input variables contain too many logical elements in their composition. The closest technical solution to the present invention is a device for monitoring data represented in codes of type k from n, containing blocks of logical elements AND, OR, having a multi-bit parallel input and determining whether minimum k was received, and maximum () from input variable binary value 1. This is achieved by AND elements, the number of which is equal to the number of combinations of n by k, the outputs of which are connected to the OR elements and by i-input OR elements, the number of which is equal to the number of combinations of n by ni, the outputs of which are connected to the AND logical element, and through the circuit that generates the output signals. However, as the number of input busbars n and the threshold k increases, the number of logic elements in the device increases dramatically. For example, with n 10, k 3, the number of elements And is 120, with n 20, k 3 - 1140, and with n 20, k 44845. Similarly, with an increase in the number of input buses n and the threshold i, the number of logical elements OR also increases dramatically. For example, with, i 43 the number of elements OR p. Avno 120, with n - 20, 1140, and with n 20, i 4 4 - 4845. The reason for this phenomenon is that the known scheme is based on AND elements, the number of which is equal to the number of combinations of k and k, each AND element requires input to k of n input variables, and also based on the OR elements, whose number is equal to combinations of p on i. This feature of the construction of the device leads to a significant increase in the number of elements entering the device and a sharp drop in the reliability of its operation. In addition, a disadvantage of the known device is that the number of inputs of the AND, OR elements directly depends on the thresholds k and i, respectively, and the number of inputs of the OR elements to which the outputs of the AND elements are connected, as well as the number of inputs of the AND elements with which the outputs of the elements OR are directly dependent on the number of inputs n and the thresholds k and |. In addition, the wiring diagram of the inputs of the device with the elements AND, OR depends on the number of inputs n and thresholds k and p. The above features result in the fact that the known device does not include universal circuit sections containing a certain set of logical elements, which are interconnected and not dependent on the parameters n, k and i, which would allow to the device with the parameters n, k and i. a certain number of universal areas get a device with the parameters of p. , k and 2. “This lack of versatility makes it difficult to use and operate a known device. The purpose of the invention is to reduce equipment, achieve versatility, reduce the number of elements included in the device and increase the reliability of the device through the use of a regular structure. The goal is achieved by the fact that the device for monitoring data represented in codes k of n, containing groups of elements AND and groups of elements OR, introduced k groups of two input; the OR elements and (k-1) groups of two-input AND elements, and each i is a group of AND elements and OR elements, respectively, consisting of (ni) AND elements and OR elements, the first input of each j-ro OR element of the i -th group is connected to the output (j + l) -ro of the AND element (i-1) -th group and with the first input of the j-ro element AND the i-th group, the output of each j-ro element OR the i-th group is connected to the second input (j + l ) -ro of the element OR of the 1st group and with the second input (jtl) -ro of the element AND the 1st group, the outputs of the last OR elements of all groups form a group of outputs of the device. the first inputs of all the OR elements and the second input of the first OR element of the first group of OR elements form a group of device inputs, the first and second inputs of the first OR element of the I and I groups are connected respectively to the outputs of the first and second AND elements (1-1) -th group, the second input of the first element And the 1st group is connected to the output of the first element And (1-1) -th group. The drawing shows a diagram of a device that performs the function of checking the conditions that four or more of the eight input variables are equal to logical 1. A device for controlling data presented in codes k of n contains inputs 1-8, the first group 9 elements OR, the first group 10 elements AND, the second group 11 elements OR, the second group 12 elements AND, the third group 13 elements OR, the third group 14 elements AND, the fifth group of 15 elements OR. Groups of elements 9, II, 13 and 15 OR contain elements OR 16-37. The group of elements And 10, 12 and 14 contains logical elements And 38-55. The first group of 9 OR elements has an output of 56-70, and the outputs 57-70 are simultaneously the inputs of the first group 10 Ele. cops I. The first group of elements AND 10 has alterations 71-77, which are simultaneously the inputs of the second group 11 elements OR, the second group 11 elements OR have outputs 78-90, and the outputs 79-90 are the inputs of the second group 12 elements AND, the second group 12 AND elements have outputs 91-96, which are also inputs to the third group of 13 OR elements. The third group of 13 OR elements has an output of 1 97-107, and the outputs 98--107 are the inputs of the third group of 14 AND elements, the third group of 14 AND elements have an output. ss 109-113, which are simultaneously the inputs to the fourth group of 15 OR elements. Outputs 56, 78, 97, and 108 are device outputs. For definiteness, let us assume that eight input logic variables are fed to the input of the device in the form of a binary parallel code 00101101, in which the left position is occupied by the first bit, the second bit, the third and so on are located from left to right. The code is applied to the inputs of the device 1, 2, 3, 4, 5, 6, 7 and B, and the bit numbers of the input code coincide with the numbers of the inputs of the device. The considered device contains four groups of elements OR and three groups of elements AND, iaccMorpiiM in detail the work of the group;) lsMcirroit OR in the example of the work of the first group of 9 elements OR. The first group of 9 elements OR consists of 43 elements OR 16-22. The first and second bits of the input code 00101101 are fed to the inputs of the element 16 through the input 1 and 2. From the output of the element OR 16 to the first input of the element OR 17, logical O is supplied, respectively. The input 3 to the second input of the element 17 is supplied with the third bit of the input code, corresponding to the value of logical 1. From the output of the element OR 17 to the first input of the element 18 OR the logical 1 is fed, which through the elements OR 18, 19, 20 21 and 22 spreads to the output of the device 56, regardless of the information present at the remaining inputs 4, 5, 6, 7 and 8 of the first troupe of 9 elements OR. Thus, the presence of logical 1 at the first output of the device 56 indicates that there is at least one logical variable in the input code, the received value is 1. In the general case, in groups of elements of the IL, information that any input of a group of elements OR is excited spreads along the chain of OR elements, and the start of the excitation coincides with the first left of the device and the end of the excited chain coincides with the output of the last OR element in the considered group of elements OR. If a device input having a smaller sequence number is excited, then the beginning of the excited circuit now coincides with this excited input, provided that there are no more excited inputs, the order number of which (when adopted in the present description of the numbering of inputs) is less than the number of excited input in this case. At the same time, the number of OR elements in an odd group of OR elements is exactly one less than the number of group inputs. The outputs of the first group 9 of the elements OR 57, 58, 59, 60, 61, 62, 63 and 64 are supplied with, respectively, from inputs 1, 2, 3, 4, 5, 6, 7 and 8, the bits of the input code. Logic O is applied to output 65, and logical 1 is provided to outputs 66, 67, 68, 69 and 70. Let us consider in detail the work of the group of elements I on the example of the work of the first group of 10 elements I. The first group of 10 elements is And is composed of elements 38, 39, 40, 41, 42, 43 and 44, and the inputs of the elements are the inputs of the group. and the element outputs are group outputs. Between the elements are not directly connected. The first inputs of the elements 39-44 are supplied, respectively, the output values of the elements 16-21 of the first group of 9 OR elements, and the first input of the element 38 is fed to the first bit of the input code of the first cascade at input 57. On the second input of each of the AND 38-44 elements of the first group of 10 I elements, the corresponding bit of the input code of the first stage is applied. For example: the second input of element 38 from input 2 of the first group of 9 elements OR; through output 58 of the first group of 9 elements OR, the value of the second digit of the input code is supplied; The value of the third bit is fed to the second input of element 39 from input 3 through output 59. Information about the presence of an excited chain of elements OR of the first group of 9 elements OR via outputs 57, 65, 67, 68, 69 and 70 is transmitted to the input of the first group of 10 elements AND and is a necessary condition for passing the corresponding part of the input code of the first group of elements AND through the first group 10 elements I. At the same time, the signal about the excitation of input 3 of the device is not transmitted through the first group of 10 elements AND, but serves only as a condition for the passage of signals from the remaining inputs of the first group of 9 elements OR, located to the right of the first excited input 3. In the case under consideration, the following code 0011111, t, is supplied to the first inputs of the AND elements of the first group of 10 elements AND, respectively. e. A condition has been developed for passing through the first group 10 elements AND the five most significant bits of the input code of the first group 9 elements OR. In this case, the second inputs of the AND elements of the first group of 10 I elements are fed with a code corresponding to the input code of the first group of 9 OR elements, beginning with the second digit — 0101101. The outputs of the first group of 10 elements are AND are given the following code: 0001101, where the five most significant bits are the five most significant bits of the input code of the first group of 9 elements OR. Thus, at the outputs of the first group of 10 elements And 71, 72, 73, 74, 75, 76 and 77 there is, respectively, the code 0001101, t. e, the first group of 10 elements And transmits through itself all input logical device variables having a logical value of 1, except for the first, second group of 11 elements OR. The inputs of the second group 11: the elements OR correspond to the outputs 71-77 of the first group of 10 elements I. The principle of operation of the second group of 11 elements OR coincides with the principle of operation of the first group of 9 elements OR; the second group of 11 elements OR contains elements OR 23-28. Logic O is supplied to both inputs of element 23, and logical O is also supplied from the output of element 23 to the first input of element 24. The second input of the element 24 receives a logical O and from the output of the element 24 to the first input of the element 25 enters a logical O. The second input of element 25 comes from the input 74 of logical G and a chain of elements OR 25, 26, 27 and 28 is distributed to the second output of device 78, regardless of what information is fed to the second inputs of the elements OR 26, 27 and 28 through inputs 75 , 76 and 77 respectively. Therefore, the presence of a logical 1 at the second output of the device 78 indicates that at least two bits in the input code of the device contain a logical 1. Thus, the second group of 11 elements OR, using the first from the left, forgiving through the first group of 10 elements AND a logical variable equal to 1, which corresponds to the second barely logical variable equal to 1 in the input code of the device, produces information about the presence of the mind of two excited the inputs of the device, in addition, a condition is developed for translating the remaining information from the rest of the excited inputs of the device through the second group of 12 elements I. Consequently, at the outputs of the second group and elements OR 79, 80, 81, 82, OT, 84 and 85, there is, respectively, code 0001101, and at outputs 86, 87, 88, 89 and 90 - 00111. The second group of 12 elements And consists of elements And 45, 46, 47, 48, 49 and 50. The inputs of the second group of 12 elements And connected to the outputs of the second 11 elements OR 79-90. The principle of operation of the second group of 12 elements And coincides with the principle. the work of the first group of 10 elements I. The inputs of the AND elements 45-50 are the inputs of the second group of elements AND, and the outputs of the elements the outputs of the second rpjonibi 12 elements, AND. Between themselves, the elements are not directly connected. The first inputs of the elements 45-50 through the inputs 86-90, respectively, are given the code 000111, t. e. a condition is provided for passing through the second group of 12 elements And three hundred J. IKX device input code bits. The second inputs of elements 45-50 through inputs 80-85, respectively, are given the code 001101, where the older five bits coincide with the five senior bits of the input device code. The outputs of the second group of 12 elements And will be set to code 000101, where the three senior bits Yes, they coincide with the three most significant bits of the input device code. Thus, at the outputs of the second group of 12 elements AND 91-96 there is a code 000101, t. e. the second group of 12 elements And provides the translation of all input logical variables of the device having a logical value of 1, except for the first two, which are processed by the first two groups of 9 and 11 OR elements. The third group of 13 elements OR is the same as the first 9 and the second 11 groups of elements OR and contains the elements OR 29-33. The inputs 91-96 of the third group of 13 elements OR from the outputs of the elements AND the second group of 12 elements AND are given the code 000101. In accordance with this code, logical 1 is set at the outputs of elements 31, 32 and 33. The third output of the device 97 also has a logical 1, which carries information that in the input code of the device there are at least three bits containing a logical 1. Outputs 98-107 are the outputs of the third group of 13 OR elements. At outputs 98, 104-107 there is a translation condition code through the third group of 14 AND elements equal to 00011. The third group of 14 elements And is made similarly to the first and second groups of elements And contains logical elements And 51 - 55, the first inputs of the elements are fed to inputs 98, 104-107, code 00011, and to the second inputs to inputs 99-103 - code 00101. At outputs 109-113 there is, respectively, a code 00001. The fourth group of elements OR 15 is made similarly to the first, second and third group of elements OR and contains logical elements OR 34-37. The inputs of the fourth group of 15 elements OR 109-113 from the outputs of the third group of 14 elements And are given code 00001. In accordance with this code, logical 1 is excited at the output of element 37 and at the fourth output of device 108, which indicates that there are at least four bits in the input code of the device containing logical 1. Thus, the device considered in the example performs the function of controlling the distribution in the eight-bit parallel input of at least four logical units. At the same time, the device contains four groups of elements OR and trn of the group of elements I. In general, the number of groups of elements OR in the device should be as much as the minimum of logical 1 is controlled in the input code. Let us show how the device in question performs, for example, the function of controlling that no more than three input variables out of eight are equal to logical 1. As mentioned above, the output code of the device at the outputs 56, 78, 97 and 108 when performing the function of controlling the presence of an eight-bit input code of at least four logical units, respectively, equals} 1 1111. If available at the input. In the code of three logical units, the output code is 1110, two is 1100, one is 1000, and none is 0000. Therefore, when controlling that no more than three input variables out of eight are equal, it is necessary to control the presence of a logical O on the output bus of the device 108. In general, if necessary, the number of logical units in the input code is not more than k, the device must contain 1 + 1 groups of OR elements. In this case, the presence of a logical O on the output of the device, which is associated with the last group of OR elements, should be monitored. As follows from the description of the essence of the invention and the example of a specific embodiment, the device has a homogeneous structure, which allows it to be easily increased both in the number of bits of the input code and in the work. This feature simplifies the use and operation of the device. The total number of logical elements required to build a device with a threshold of operation k and performing the function of controlling that at least k bits of the n contain logical 1 is equal to n (2k-l) ik where n is the total number of bits of the input code, k p; n 0. For example, with n 10, the total number of elements is 41; when n 20, k 3 is 91; with n 20, k 4 is 124. . Apparatus of the Invention A device for monitoring data presented in codes k of p, containing a group of AND elements and a group of OR elements, which is intended for reducing equipment, the device contains k groups of two input OR elements and (k-1) groups two input elements AND, each i being a group of AND elements and OR elements, respectively, consisting of (p - i) AND elements and OR elements, the first input of each j-ro element OR of the i-th group is connected to the output (j + l) -ro element And (1-1) -trucks with the first entrance. j-ro element AND the i-th group, the output of each j-ro element OR the i-th group is connected to the second input of the (j + 1) -th element OR of the i-th group and to the second input of the (j + l) -ro element And the i-th group, the outputs of the last OR elements of all groups form a group of device outputs, the first inputs of all OR Elements and the second input of the first OR element of the first group of OR elements form the device input group, the first and second inputs of the first OR element of the i-th group are connected respectively with the outputs of the first and second element And (1-1) -th group, the second input of the first element And the i-th group Connection with the output of the first element AND (1-1) -and groups. Sources of information taken into account during the examination 1. USSR author's certificate 544969, cl. G 06 F 11/12, 17. 06 74.

2. US patent number 3851307, cl. 235-140, class G 06 F 11/00, 26.11.74.

3. The patent of Germany No. 2327352, cl. G About F 11/00, published 10.04.75 (prototype).