SU761926A1 - Устройство для измерения коэффициента деления делителя 1 - Google Patents

Устройство для измерения коэффициента деления делителя 1 Download PDF

Info

Publication number
SU761926A1
SU761926A1 SU782671103A SU2671103A SU761926A1 SU 761926 A1 SU761926 A1 SU 761926A1 SU 782671103 A SU782671103 A SU 782671103A SU 2671103 A SU2671103 A SU 2671103A SU 761926 A1 SU761926 A1 SU 761926A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
trigger
bus
Prior art date
Application number
SU782671103A
Other languages
English (en)
Inventor
Mikhail L Antokolskij
Vladimir V Danilov
Oleg F Pavlenkov
Original Assignee
Vni T I Priborostroeniya Penze
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vni T I Priborostroeniya Penze filed Critical Vni T I Priborostroeniya Penze
Priority to SU782671103A priority Critical patent/SU761926A1/ru
Application granted granted Critical
Publication of SU761926A1 publication Critical patent/SU761926A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относится к р.адионамерениям.
Известно устройство для измерения коэффициента деления, содержащее два аналоговых интегратора, триггер Шмидта, ло- 5 гический элемент И и блок индикации [1].
Это устройство .недостаточно точно и надежно.
Наиболее близко к предлагаемому устройство, содержащее формирователь им- 10 пульсов, вход которого соединен с червой входной шиной, а -выход подключен к первым .входам двух триггеров, второй вход первого из которых соединен со второй входной шиной, а второй вход второго — с 15 пер-вым входом третьего триггера и через инвертор — со второй входной шин-ой, и счетный блок [2].
Данное устройство не обеспечивает достаточной точности измерений. 20
Цель изобретения — повышение точности измерений.
Поставленная цель достигается тем, что в устройство для измерения -коэффициента деления целителя, содержащее формирова- 25 тель импульсов, вход которого -соединен с первой -входной шиной, а выход подключен к первым входам дзух триггеров, второй вход первого из которых соединен со второй входной шиной, а второй вход второго 30
2
триггера -соединен с первым входом третьего триггера и через инвертор — со второй входной шиной, и счетный блок, введены блок анализа, коммутатор и селектор, выход которого соединен со входом счетного блока, .первый вход — с выходом третьего триггера, а второй вход — оо второй -входной шиной и одним входом блока анализа, два других входа которого соединены соответственно с выходами формирователя импульсов и инвертора, а два выхода блока анализа соединены со входами коммутатора, два других входа которого подключены соответственно -к выходам первого и второго триггеров, а выход соединен со вторым входом третьего триггера.
Структурная электрическая схема описываемого устройства приведена на фиг. 1; -на фиг. 2 — пример выполнения блока анализа.
Описываемое устройство (фиг. 1) содержит формирователь импульсов 1, инвертор 2, триггеры 3, 4, блок анализа 5, коммутатор 6, триггер 7, селектор 8, счетный блок 9. На входную шину 10 -подается сигнал с выхода, а на шину 11 — со входа проверяемого делителя.
Блок анализа 5 (фиг. 2) состоит из инвертора 12, трехвходовых логических элементов И 13, 14, триггеров 15, 16 и двух761926
входового логического элемента И 17. «
Принцип работы описываемого устройства заключается в следующем.
Импульсы частотой /„ с выхода контролируемого делителя (ие показан) поступа- 5 ют на формирователь импульсов 1, который формирует сигнал, равный периоду следования импульсов. С его выхода сигнал подается на информационные входы триггеров <3 и 4. Сигналы частотой подавае- 10 мые на входы синхронизации триггеров 3 и 4, взаимноинверсны благодаря введению инвертора 2. За счет этого триггеры 3, 4 осуществляют синхронизацию по различным фронтам импульсов ί,· 15
Одновременно начинает работать блок анализа 5, подключающий к информационному входу триггера 7 через коммутатор 6 выход триггера 3 .или 4, в зависимости от условий синхронизация. 20
На триггере 7 осуществляется задержка на время 1//'в или '/г необходимая для срабатывания блока анализа 5.
На выходе триггера 7 формируется стробимпульс, равный по длительности ие- 25 |р«оду частоты /н и синхронизированный частотой /в·
Для исключения гонок импульсы частотой Д, подаваемые на селектор 8, инверсны импульсам частотой /„, подаваемым на 30 вход синхронизации.
Счетный блок 9 считает количество импульсов за время, определяемое длительностью стробимпульсов, т. е. реализует функцию 35

Claims (1)

  1. Формула изобретения
    Устройство для измерения коэффициента деления делителя, содержащее формирователь импульсов, вход которого соединен с первой .входной шиной, а выход подключен к первым входам двух триггеров, второй вход первого из которых соединен со второй входной шиной, а второй .вход второго — с первым входом третьего триггера и через инвертор — со второй входной шиной, и счетный блок, отличающееся тем, что, с целью повышения точности измерений, в него введены блок анализа, коммутатор и селектор, выход которого соединен со входам счетного блока, первый вход — с выходом третьего триггера, а второй вход — со второй входной шиной и одним входом блока анализа, два других входа которого соединены соответственно с выходами формирователя импульсов и инвертора, а два выхода блока анализа соединены с первыми входами коммутатора, два других входа которого подключены соответственно к выходам первого и второго триггеров, а выход коммутатора соединен со вторым входом третьего триггера.
SU782671103A 1978-10-03 1978-10-03 Устройство для измерения коэффициента деления делителя 1 SU761926A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782671103A SU761926A1 (ru) 1978-10-03 1978-10-03 Устройство для измерения коэффициента деления делителя 1

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782671103A SU761926A1 (ru) 1978-10-03 1978-10-03 Устройство для измерения коэффициента деления делителя 1

Publications (1)

Publication Number Publication Date
SU761926A1 true SU761926A1 (ru) 1980-09-07

Family

ID=20788107

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782671103A SU761926A1 (ru) 1978-10-03 1978-10-03 Устройство для измерения коэффициента деления делителя 1

Country Status (1)

Country Link
SU (1) SU761926A1 (ru)

Similar Documents

Publication Publication Date Title
US4168467A (en) Measurement of pulse duration
EP0122984B1 (en) Time measuring circuit
SU1381419A1 (ru) Цифровой измеритель длительности временных интервалов
SU690405A2 (ru) Цифровой процентный частотомер
SU659978A1 (ru) Электронно-счетный частотомер
SU817614A1 (ru) Цифровой измеритель временногопОлОжЕНи СЕРЕдиНы пР МОугОльНыХВидЕОиМпульСОВ
SU983639A1 (ru) Измеритель временных интервалов
SU1377819A1 (ru) Устройство дл измерени длительности временных интервалов
SU976396A1 (ru) Цифровой частотомер
SU949623A1 (ru) Измеритель центра пр моугольного импульса
SU1003321A1 (ru) Устройство задержки пр моугольных импульсов
SU913326A1 (ru) Цифровой измеритель периода 1
SU945818A1 (ru) Цифровой частотомер
SU1064222A1 (ru) Устройство дл измерени частоты импульсов
SU584281A1 (ru) Измеритель временных интервалов
SU723569A1 (ru) Счетно-решающее устройство
SU1001002A1 (ru) Нониусный измеритель временных интервалов
SU440609A1 (ru) Электронносчетный частотомер
SU601628A1 (ru) Фазометр
SU515131A1 (ru) Устройство дл измерени частоты и оборотов вала
SU1272267A1 (ru) Цифровой частотомер
SU748269A1 (ru) Формирователь измерительного интервала цифрового частотомерапериодомера
SU1251707A1 (ru) Устройство дл измерени интервалов времени
SU527673A1 (ru) Устройство преобразовани частоты
SU1275362A1 (ru) Устройство дл измерени интервалов времени