SU750714A1 - Pulse repetition frequency multiplier - Google Patents

Pulse repetition frequency multiplier Download PDF

Info

Publication number
SU750714A1
SU750714A1 SU772545888A SU2545888A SU750714A1 SU 750714 A1 SU750714 A1 SU 750714A1 SU 772545888 A SU772545888 A SU 772545888A SU 2545888 A SU2545888 A SU 2545888A SU 750714 A1 SU750714 A1 SU 750714A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
pulse
pulses
frequency
Prior art date
Application number
SU772545888A
Other languages
Russian (ru)
Inventor
Владимир Николаевич Семенычев
Original Assignee
Предприятие П/Я А-1178
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1178 filed Critical Предприятие П/Я А-1178
Priority to SU772545888A priority Critical patent/SU750714A1/en
Application granted granted Critical
Publication of SU750714A1 publication Critical patent/SU750714A1/en

Links

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ(54) MULTIPLE OF FREQUENCY FOLLOWING PULSES

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  умножени  час тоты задающего генератора. Известно устройство, содержащее последовательно соединенные удвоите ли частоты следовани  импу:г1ьсов, причем каждый из удвоителей содержит ждущий мультивибратор, пр мой и инверсный выходы которого через дифференцирующие цепочки соединены со входами логического элемента, вы ход которого соединен со входом жду щего мультивибратора, вход щего в состав последующего удвоител  1 . Недостатком этого устройства  вл етс  значительна  флуктуаци  фазы выходных импульсов. Известен также умножитель частот следовани  импульсов, содержащий N последовательно соединенных мультивибраторов 2 . Недостатком этого устройства  вл етс  также низка  фазова  стабильно выходного сигнала устройства. Целью насто щего изобретени   вл етс  увеличение фазовой стабильнос выходного сигнала устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее N (где N - 1, 2, 3...,W ) последовательно соединенных мультивибраторов введены логический элемент И-НЕ, два логических элемента неравнозначности и триггер, счетный вход которого соединен с выходом N -го мультивибратора , вход первого мультивибратора соединен с выходом первого элемента неравнозначности, один вход которого соединен с выходом триггера, а другой.его вход соединен с первым входом второго элемента неравнозначности и с шиной входного сигнала, входы элемента И-НЕ соединены с выходами нечетных мультивибраторов, выход элемента И-НЕ соединен со вторым входом второго элемента неравнозначности . На фиг. 1 представлена блок-схема умножител  частоты следовани  импульсов; на фиг. 2 - временные диаграммы его работы. Умножитель частоты следовани  импульсов, содержит последовательно соединенные мультивибраторы 1...5, элементы 6 И-НЕ, триггер 7, элементы 8, 9 неравнозначности, причемThis invention relates to digital computing and can be used to multiply the frequency of a master oscillator. A device is known that contains in series connected doubling of the impu- sion following frequencies: gs, each of the doublers contains a standby multivibrator, the direct and inverse outputs of which through differentiating chains are connected to the inputs of a logic element, the output of which is connected to the input of the waiting multivibrator entering the composition of the subsequent doubler 1. The disadvantage of this device is a significant fluctuation of the phase of the output pulses. A pulse frequency multiplier is also known, containing N serially-connected multivibrators 2. A disadvantage of this device is also the low phase stable output signal of the device. The object of the present invention is to increase the phase stability of the output signal of the device. The goal is achieved by the fact that the device containing N (where N is 1, 2, 3, ..., W) of sequentially connected multivibrators is entered with an AND-NOT logical element, two unequalities and a trigger, the counting input of which is connected to the output N th multivibrator, the input of the first multivibrator is connected to the output of the first unequal element, one input of which is connected to the trigger output and the other. Its input is connected to the first input of the second unequality element and the input signal bus, the inputs of the AND-NOT element Eny with the outputs of odd multivibrators, the output of the element AND-NOT connected to the second input of the second element unequalities. FIG. 1 is a block diagram of a pulse frequency multiplier; in fig. 2 - time diagrams of his work. The pulse frequency multiplier contains in series connected multivibrators 1 ... 5, elements 6 AND-NOT, trigger 7, elements 8, 9 of unequalities, and

счетный вход триггера 7 соединен с выходом мультивибратора 5, вход мультивибратора 1 соединен с выходом элемента 9 неравнозначности, один вход которого соединен с выходом триггера 7, а другой его вход соединен с первым входом элемента 8 неравнозначности и с шиной 10 входного сигнала, входы элемента б И-НЕ соединены с выходами всех мультивибраторов 1... 5, выход элемента б И-НЕ соединен со вто рым входом элемента 8 неравнозначноети , шина 11 выходного сигнала подключена к выходу элемента б, шина 12 выходного сигнала подключена к выходу элемента 8 неравнозначности. I Умножитель частоты следовани  импульсов работает следующим образом.the counting input of the trigger 7 is connected to the output of the multivibrator 5, the input of the multivibrator 1 is connected to the output of the unequal element 9, one input of which is connected to the output of the trigger 7, and its other input is connected to the first input of the unequal element 8 and the input signal bus 10, element b AND-NOT connected to the outputs of all multivibrators 1 ... 5, the output of the element b AND-NOT connected to the second input of the element 8 is unequal-valued, the bus 11 of the output signal is connected to the output of the element b, the bus 12 of the output signal is connected to the output of the element 8 n equilibrium. I The pulse frequency multiplier operates as follows.

В исходном состо нии при отсутстви входных импульсов (фиг. 2 а) на выходах ждущих мультивибраторов 1-5, триггера 7, элемента 9 неравнозначности (Фиг. 26, в, г, д, е, ж, з)уровень логической единицы (высокий потенциал). На выходе элемента 6 И-НЕ (фиг. 2 и), элемента 8 неравнозначности (фиг. 2 к) - уровень логического нул  (низкий потенциал).Входна  -последовательность импульсов логической единицы со скважностью, равной двум, подаетс  на шину 10. При поступлении входного импульса уровн  логической единицы на вход умножител  (фиг. 2 а, момент to), поскольку на входах логического элемента 9 неравнозначности высокие потен.циалы (фиг. 2 а, з,), на его выходе устанавливаетс  уровень логического нул  (фиг. 2 ж), которым запускаетс  цепочка последовательно соединенных ждущих мультивибраторов 1 5 . В зависимости от требуемого коэффициента умножени  число ждущих мультивибраторов в цепочке устанавливаетс  либо равным коэффициенту умножени , либо меньшим его на единицу. Предположим, что частоту следовани  входных импульсов необходимо умножить на п ть, цепочка в этом случае должна состо ть из п ти ждущих мультивибраторов .In the initial state with no input pulses (Fig. 2 a) at the outputs of the waiting multivibrators 1-5, trigger 7, unequal element 9 (Fig. 26, c, d, e, f, h, h) the level of the logical unit (high potential). At the output of element 6, AND-NOT (Fig. 2 and), element 8 of unequalities (Fig. 2 k) is a logic zero level (low potential). The input-sequence of pulses of a logical unit with a duty cycle of two is fed to bus 10. When When the input pulse of the logic unit level arrives at the input of the multiplier (Fig. 2a, moment to), since there are high potentials at the inputs of the logic element 9 (Fig. 2a, 3,), a logic zero level is set at its output (Fig. 2 g), which launches a chain of series-connected waiting x multivibrators May 1st. Depending on the required multiplication factor, the number of waiting multivibrators in the chain is set to either equal to the multiplication factor or less than one. Suppose that the pulse frequency of the input pulses needs to be multiplied by five, the chain in this case should consist of five waiting multivibrators.

Длительность импульсов уровн  логического нул  с выходов ждущих мультивибраторов 1-5 при коэффициенте умножени  равном п ти устанавливают равной одной дес той периода входных импульсов, причем длительност импульса с выхода ждущего мультивибратора 5 может быть установлена больше одной дес той, но не превышающей одну п тую периода входных импульсов . Таким образом, при поступлении на входную шину 10 импульса уровн  логической единицы на выходах ждущих мультивибраторов 1-5 формируютс  импульсы уровн  логического нул , длительность которых равна одной дес той периода входных импульсов, при / этом импульс каждого последующего / The pulse length of the logic zero from the outputs of the waiting multivibrators 1-5 with a multiplication factor of five is set to one tenth of the input pulses, and the duration of the pulse from the output of the multivibrating standby 5 can be set to more than one tenth, but not exceeding one fifth input pulses. Thus, when a logical unit level impulse arrives at the input bus 10 at the outputs of the waiting multivibrators 1-5, a logic zero level pulses are formed, the duration of which is one-tenth of the input pulses, at / this impulse of each subsequent /

мультивибратора задержан на одну дес тую периода входных импульсов относительно выходного импульса предыдущего ждущего мультивибратора. Передним фронтом импульса логического нул  с выхода ждущего мультивибратора 5 опрокидываетс  триггер 7 (фиг. 2 3, моментii), при этом на его выходе устанавливаетс  уровень логического нул , а на выходе элемента 9 неравнозначности - уровень логической единицы (фиг. 2 ж), поскольку на первом входе его ( на шине 10) в этот момент сохран етс  уровень логической единицы (фиг. 2 аthe multivibrator is delayed by one tenth of the period of the input pulses relative to the output pulse of the previous waiting multivibrator. The leading edge of a logical zero pulse from the output of a standby multivibrator 5 triggers trigger 7 (Fig. 2 3, moment ii), while its output sets the level of logic zero, and the output of element 9 inequality - the level of logical unit (Fig. 2) the first input of it (on bus 10) at this moment maintains the level of the logical unit (Fig. 2a

В момент окончани  входного импульса положительной пол рности (фиг. 2 а, моментtj)на выходе элемента 9 неравнозначности устанавливаетс  уровень логического нул  (фиг. 2 ж), поскольку на его входах в этот момент - уровни логического нул . Импульсом логического нул  с выхода элемента 9 неравнозначности вновь запускаетс  цепочка последовательно соединенных ждущих мультивибраторов 1 - 5, на выходах которых формируютс  импульсы логического нул ( фиг. 2 б, в, г, д, е, интервал времени t2-l4)- Передним фронтом импульса логического нул  с выхода ждущего мультивибратора 5 (фиг. 2 е, момент tj ) вновь опрокидываетс  триггер 7, при этом на выходе элемента 9 неравнозначности устанавливаетс  всокий уровень логической единицы (фиг. 2 ж).At the moment of termination of the input pulse of positive polarity (Fig. 2a, moment tj), the output of the inequality element 9 establishes the level of logical zero (Fig. 2 g), since at its inputs at this moment there are levels of logical zero. A logical zero pulse from the output of the inequality element 9 re-launches a chain of serially connected waiting multivibrators 1-5, the outputs of which generate logical zero pulses (Fig. 2 b, c, d, e, e, time interval t2-l4) - the leading edge of the pulse the logical zero from the output of the waiting multivibrator 5 (Fig. 2 e, time tj) again triggers trigger 7, while the output of the inequality element 9 is set to a high level of the logical unit (Fig. 2 g).

Таким образом, к концу периода входных импульсов умножитель частоты принимает исходное состо ние дл  запуска цепочки ждущих мультивибраторов 1 - 5 по переднему фронту входного импульса уровн  логической единицы.Thus, by the end of the period of the input pulses, the frequency multiplier assumes the initial state for starting the chain of waiting multivibrators 1-5 on the leading edge of the input pulse of the level of the logical unit.

В течение периода входных импуль;сов на выходе элемента б И-НЕ (фиг.2 интервалti-tg ) формируютс  импульсы уровн  логической единицы, причем длительность двух из них равна одной п той периода ходных импульсов , а середина этих импульсов совпадает либо с передним, либо с задним фронтом входного импульса уровн  логической единищл (фиг. 2 и, моMeHTati ,t4b шкне 11 в течение периода входного сигнала в этом случае формируютс  четыре импульса уровн  логической единицы, а на выходе элемента 8 неравнозначности, на шине 12 формируетс  импульсный сигнал со скважностью, равной двум, частота следовани  которого в п ть раз превышает частоту следовани  входных импульсов.During the period of the input pulse; ow at the output of the element b –I – NOT (figure 2 interval-tg), pulses of the level of a logical unit are formed, and the duration of two of them is equal to one fifth of the period of the pulse, and the middle of these pulses coincides with or with the falling edge of the input pulse of the logical unity level (Fig. 2 and mMoHTati, t4b on the scroll 11 during the input signal period in this case four pulses of the level of the logical unit are formed, and at the output of the unequality element 8, on the bus 12 a pulse signal is formed with ck azhnostyu equal to two, the frequency of which sequencers five times higher than the repetition frequency of the input pulses.

Claims (2)

Если частоту следовани  входных импульсов необходимо умножить на шесть, то длительность выходных импульсов ждущих мультивибраторов 1-5 устанавливают равной одной двенадцатой периода входного сигнала. В этом случае на выходе элемента 6 И-НЕ формируетс  импульсный сигнал со скважностью, равной двум, частота следовани  которого в шесть раз превЕлшает частоту следовани  входных импульсов, а на выходе логического элемента 9 неравнозначности в течение периода входного сигнала формируютс  п ть импульсов логической единицы. . Таким образом, при нечетном коэф фициенте умножени  (m 3, 5, 7 и т. д.) выходной импульсный сигнал со скважностью, равной двум, формируетс  на выходе элемента 8 нерав значности (выходна  шина 12), при четном коэффициенте умножени  (т 2 4, б и т. д.) - на выходе элемента И-НЕ (выходна  шина 11). При этом первом случае на шине 11, а во втором случае на шине 12 формируетс  импульсный сигнал, полученный путем умножени  частоты следовани  входны импульсов на коэффициент умножени  равной (т -1). (Скважность при этом не равна двум). При нечетных коэффициентах умножени  с целью уменьшени  на единицу количества ждущих мультивибраторов входы элемента 6 И-НЕ могут быть подключены к выходам ждущих мультивибраторов , с четными пор дковыми но мерами. Например, при коэффициенте умножени , равном п ти, входы элемента 6 И-НЕ могут быть подключены к выходам ждущих мультивибраторо 2 и 4. Кроме того, цепочка последовательно соединенных ждущих мультивибраторов 1-5 при любых коэффи циентах умножени  может быть заменена многофазным формирователем импульсов , к выходам с нечетными {или четными) пор дковыми номерами которого подключены входы элемента 6 И-НЕ. Данное устройство помимо умножени  частоты следовани  входных импульсов может быть использовано дл  формировани  по переднему и зад нему фронту входного импульса логической единицы пачек импульсов с заданным количеством импульсов в па ке. При этом, поскольку начальна  фаза импульсов в пачке жестко прив зана , к фронтам входного импульса, гармоники спектра выходного сигнала не завис т от частоты заполнени  пачки . При ее изменении происходит только перемещение огибающей спектра радиоимпульса вдоль оси частот. Спектральные линии выходного сигнала при этом не мен ют своего положени  на оси частот, остава сь расположенными в точках кратных первой гармонике спектра входного сигнала, а максимальной амплитудой обладает спектральна  лини , расположенна  на оси частот, наиболее близкой к час-, тоте следовани  импульсов в пачке. Синхронизаци  выходных колебаний умножител  дважды за период входного сигнала приводит к уменьшению уровн  спектральных составл ющих выходного сигнала отсто щих на оси частот от основной спектральной составл ющей на рассто ние равное нечетным гармоникам входного сигнала (1, 3, 5 и т. д.), что облегчает последующую фильтрацию, выходного сигнала . Формула изобретени  Умножитель частоты следовани  импульсов, содержащий N ;(где N 1, 2, 3...,N ) последовательно соединенных ждущих мультивибраторов, о тличающийс  тем, что, с целью увеличени  фазовой стабильности выходного сигнала, в него введены логический элемент И-НЕ, два логических элемента неравнозначности и триггер, счетный вход которого соединен с выходом N -го мультивибратора, вход первого мультивибратора соединен с выходом первого элемента неравнозначности , один вход которого соединен с выходом триггера, а другой его вход соединен с первым входом второго элемента неравнозначности и с шиной входного сигнала, входы элемента И-НЕ соединены с выходами нечетных мультивибраторов , выход элемента И-НЕ соединен со вторым входом второго элемента неравнозначности. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 317083, кл. G Об F7/52, 1971. If the pulse frequency of the input pulses needs to be multiplied by six, then the duration of the output pulses of the waiting multivibrators 1-5 is set to one twelfth of the input signal period. In this case, a pulse signal with a duty cycle equal to two is generated at the output of element 6 AND-NI, the frequency of which six times exceeds the frequency of the pulse of the input pulses, and at the output of the logic element 9 of unequalities during the period of the input signal five pulses of the logical unit are formed. . Thus, at an odd multiplication factor (m 3, 5, 7, etc.), an output pulse signal with a duty cycle of two is formed at the output of the unequal element 8 (output bus 12), with an even multiplication factor (m 2 4, b, etc.) - at the output of the NAND element (output bus 11). In this first case, on bus 11, and in the second case, on bus 12, a pulse signal is generated, obtained by multiplying the frequency of the input pulses by a multiplication factor of (m -1). (The duty cycle is not equal to two). With odd multiplication factors in order to reduce by one the number of pending multivibrators, the inputs of element 6 I-NOT can be connected to the outputs of the pending multivibrators, with even order numbers. For example, with a multiplication factor equal to five, the inputs of element 6 I-NOT can be connected to the outputs of the waiting multivibrator 2 and 4. In addition, the chain of series-connected waiting multivibrators 1-5 with any multiplication factors can be replaced by a multiphase pulse shaper, The outputs with odd {or even) sequence numbers of which are connected to the inputs of element 6 AND –NE. This device, in addition to multiplying the pulse frequency of the input pulses, can be used to form the front and back edges of the input pulse of a logical unit of pulses with a specified number of pulses in a packet. At the same time, since the initial phase of the pulses in the packet is rigidly fixed to the fronts of the input pulse, the harmonics of the spectrum of the output signal do not depend on the filling frequency of the packet. When it changes, only the movement of the spectral envelope of the radio pulse along the frequency axis occurs. In this case, the spectral lines of the output signal do not change their position on the frequency axis, remaining located at points multiples of the first harmonic of the spectrum of the input signal, and the spectral line located on the frequency axis closest to the frequency of the pulse in the packet has the maximum amplitude . Synchronizing the output oscillations of the multiplier twice during the period of the input signal leads to a decrease in the level of the spectral components of the output signal of the frequencies on the axis from the main spectral component by a distance equal to the odd harmonics of the input signal (1, 3, 5, etc.), which facilitates subsequent filtering, output. Claims of the invention A pulse frequency multiplier comprising N; (where N is 1, 2, 3, ..., N) series-connected stand-by multivibrators, characterized in that, in order to increase the phase stability of the output signal, NOT, two logical elements of inequality and trigger, the counting input of which is connected to the output of the N-th multivibrator, the input of the first multivibrator is connected to the output of the first non-unequal element, one input of which is connected to the trigger output, and the other its input is connected the first input of the second element and nonequivalence with input bus element inputs of an AND-NO element are connected to outputs of odd multivibrator, an output of AND-NO element is connected to a second input of the second element nonequivalence. Sources of information taken into account in the examination 1. The author's certificate of the USSR 317083, cl. G About F7 / 52, 1971. 2.Патент ГДР № 95875, кл. Н 03 В 19/10, опублик. 1978 (прототип).2. Patent of the GDR No. 95875, cl. H 03 B 19/10, published. 1978 (prototype). t, 42 3 «t, 42 3 " Фиг.FIG. Фиг. гFIG. g
SU772545888A 1977-11-21 1977-11-21 Pulse repetition frequency multiplier SU750714A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772545888A SU750714A1 (en) 1977-11-21 1977-11-21 Pulse repetition frequency multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772545888A SU750714A1 (en) 1977-11-21 1977-11-21 Pulse repetition frequency multiplier

Publications (1)

Publication Number Publication Date
SU750714A1 true SU750714A1 (en) 1980-07-23

Family

ID=20734055

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772545888A SU750714A1 (en) 1977-11-21 1977-11-21 Pulse repetition frequency multiplier

Country Status (1)

Country Link
SU (1) SU750714A1 (en)

Similar Documents

Publication Publication Date Title
US3993957A (en) Clock converter circuit
GB1506009A (en) Nonrecursive interpolating digital filter
GB1525570A (en) Apparatus for generating a digital count proportional to an input frequency
SU750714A1 (en) Pulse repetition frequency multiplier
SU1164858A2 (en) Digital multiplier of periodic pulse repetition frequency
SU1145472A1 (en) Digital pulse repetition frequency multiplier
SU634454A1 (en) Recurrent pulse repetition rate multiplier
SU803100A1 (en) Digital frequency multiplier
SU1267596A1 (en) Method of symmetrizing shape of pulse signal
SU409145A1 (en) FREQUENCY DEFAULT INDICATOR
SU834824A1 (en) Pulse repetition frequency multiplier
SU1270882A1 (en) Pulse repetition frequency multiplier
SU1758848A1 (en) Random pulse stochastic converter
SU1083330A1 (en) Frequency multiplier
SU834823A1 (en) Digital pulse repetition frequency multiplier
SU523516A1 (en) Pulse modulated signal generator
SU616262A1 (en) Information input device
SU636795A1 (en) Method of converting pulse-phase code into voltage
SU1142889A1 (en) Pulse repetition frequency multiplier
SU884098A1 (en) Time interval shaping device
SU819968A1 (en) Repetition rate scaler with fractional devision coefficient
SU621075A1 (en) Frequency multiplier
SU855977A1 (en) Device for delaying square-wave pulses
SU813749A1 (en) Selector of pulses by duration
SU809510A1 (en) Quasirandom pulse train generator