SU734692A1 - Устройство дл определени неисправного канала - Google Patents

Устройство дл определени неисправного канала Download PDF

Info

Publication number
SU734692A1
SU734692A1 SU782574491A SU2574491A SU734692A1 SU 734692 A1 SU734692 A1 SU 734692A1 SU 782574491 A SU782574491 A SU 782574491A SU 2574491 A SU2574491 A SU 2574491A SU 734692 A1 SU734692 A1 SU 734692A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
channel
phase
inputs
Prior art date
Application number
SU782574491A
Other languages
English (en)
Inventor
Фазыл Феритович Мингалеев
Николай Трофимович Пластун
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU782574491A priority Critical patent/SU734692A1/ru
Application granted granted Critical
Publication of SU734692A1 publication Critical patent/SU734692A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

Изобретение отнсюитс  к автоматике и вычислительной технике и может быть использовано дл  вы влени  неисправностей мажоритарно-резервированных устройств с указанием неисправного канала. Известно устройство дл  контрол  мажоритарно-резервированных узлов, содержащее генератор сигналов контрол  и последовательно соединенные схему совпадени , дифференцирующий узел и мажоритарный элемент, к входам которого подключены три параллельно работающих контролируемых узла, три элемента И и дешифратор l. Недостаток устройства - сложна  реализаци . Наиболее близким к предлагаемому по технической сущности и достигаемому ре зультату  вл етс  устройство дл  определени  неисправ:ного канала, содержащее троичные логические элементы, первые входы первого и второго троичных логических элементов подключены к шине пер вого канала, а первый вход третьего тро- ичного логического элемента к шине второго канала, вьгход первого троичного логического элемента соединен с первыми входами четвертого и п того троичных логических элементов, а выход втфого со вторым входом п того троичного логического элемента 2}. Недостаток устройства также в сложной реализации (устройство содержит 10 троичных логических элементов). Цель изобретени  - упрощение устройства . Указанна  цепь достигаетс  тем, что в устройстве дл  определени  неисправного канала шина второго канала соединена со вторым входом второго троичного логического элемента, выход которого соединен со вторым входом четвертого троичного логического элемента, вторые входы первого и третьего троичных логических элементов подключены к швне третьего канала, выход третьего троичного логического элемента соединен с третьим входом четвертого троичного логического
элемента, а четвертые входы первого, второго и третьего троичньк логических элементов подключены к тактовому входу уст ройства.
На фиг. 1 представлена схема устройства дл  определени  неисправного канала на фиг. 2 - временна  диаграмма работы устройства.
Устройство содержит троичные логические элементы 1-5, шины 6-8 первоготретьего каналов и выходы 9, 1Q. тактовый вход 11 устройства.
На фиг. 2 кажда  строка (1-1О) обозначарт временную диаграмму работы соответствующего элемента 1-5 или шины 6-10.
Шина 6 первого канала соединена с первыми входами первого и второго элементов 1 и 2, шина 7 второго канала соединена со вторым входом второго элемента 2 и с первым входом третьего элемента 3. Шина 8 третьего канала со единена со вторыми входами первого и третьего элементов 1 и 3. Выход первого элемента 1 соединен с первыми входами четвертого и п того элема1тов 4 и 5. Выход второго элемента 2 соединен со вторым входом четвертого элемента 4 и с четвертым входом п того элемента 5. Выход третьего элемента 3 соединен с чет вертым входом четвертого элемента 4.
В таблице представлен принцип работы каждого троичного элемента 1-5.
Устройство работает следующим образом .
Каналы 6, 7 и 8 работает синхронно. Поиск неисправного канала и его замена совмещаетс  с одновременной работой двух других резервированных каналов. Если по каналам 6, 7 и 8 поступает кака -либо информаци , то канал, информаци  в котором не совпадает с информацией на двух других в один и тот же момент времени,  вл етс  неисправным. Если каналы 6, .7 и 8 исправны (имеетс  полное совпадение информации), то на выходе 9 образуетс  сигнал положительной пол рности. При неисправности канала 6 на выходе 9
образуетс  сигнал отрицательной пол рности . При неисправности канала-7 на выходе 9 и на выходе 1О образуютс  сигналы положительной пол рности. При неисправности канала 8 на выходе 9 образуетс  сигнал положительной пол рности, а на выходе 10 сигнал отрицательной пол рности .

Claims (2)

  1. Таким образом, на выходе 9 информаци  по вл етс  при исправности Любых двух (или трех) каналов, а сигнал отрицательной пол рности на выходе 9 и сигналы на вьЕходе 1О указывают на неисправный канал. 573 Система тактового питани  устройст ва трехфазна , при этом каждый следук щий разр д информации поступает на вход устройства через три фазь (один такт) передачи информации по элементам схемы (фиг. 2), Импупьсы из каналов 6, 7 и 8 поступают на соответствующие входы элементов 1-3 во врем  тактового импульса первой фазы. Тактовым импульсом второй фазы считываетс  информаци  с элементов 1-3,тр°етъей фазы-с элементов 4, 5. Перва  шина тактового питани  (фаза 1) соединена с четвертыми входами элементов 1-3. Это означает, что на эти входы во врем  тактового импульса первой фазы каждого такта подаютс  сигналы , т.е. при отсутствии информации в каналах 6, 7 и 8 элементы 1-3  вл ютс  генераторами сигналов отрицательной по- л рности. Функционирование устройства схгуществл етс  следующим образом. Тактовым импульсом первой фазы первого такта положительный сигнал из шины канала 6 передаетс  на вход 1 элемен тов 1 и 2, из шины канала 7 на вход 2 элемента 2 и на вход 1 элемента 3, из шины канала 8 на вход 2 элементов 1 и 3, при этом передаетс  сигнал на вход 4 элементов 1-3. Импульсом второй фазы положительный сигнал с элемента 1 пере даетс  на вход 1 элементов 4 и 5, с эле мента 2 на вход. 2 элемента 4 и на вход 4 элемента 5, а с элемента 3 на вход 4 элемента 4. Импульсом третьей фазы положительный сигнал с. элемента 4 выходит из устройства, указыва  на исправность всех каналов передающего устройства . Аналогично в соответствии с алгчэрит- мом и временной диаграммой (фиг. 2) про исход т преобразовани  последующих вход ных комбинаций. Использование данного изобретени  дл определени  неисправного канала обеспе2 чивает по сравнению с известным упрощение , увеличение быстродействи  и повышение надежности устройства. Формула изобретени  Устройство дл  определени  неисправного канала, содержащее троичные логические элементы, первые, входы первого и второго троичных логических элемен тов подключены к шине первого канала, а первый вход третьего троичного логического элемента к шине второго канала, выход перво1Ч5 троичного логического элемента соединен с первыми входами четве{ того и п того троичных логических элементов , а выход второго - со вторым входом п того троичного логического элемента , отличающеес  тем, что с целью упрощени  устройства, шина второго канала соединена со вторым входом второго троичного логического элемента, выход которого соединен со вторым вхо- . дом четвертого троичного логического элемента , вторые входы первого в третьего троичных логических элементов подключены к шине третьего канала, выход третьего троичного логического элемента соединен с третьим входом четвертого тро- ичного логического элемента, а четвертые входы первого, второго и третьего троичных логических элементов подключены к тактовому входу устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 536489, кл. G Об F 11/ОО, 1974.
  2. 2.Соколов Т Н. и Васильев В. А, Ферритовые логические элементы и узлы, информационных систем. Л., Изд. Ленинградской военной инженерной Краснознаменной академии им. А. Ф. Можайского, 1970, с. 189-190, рис. 4, 63 (прототип ).
SU782574491A 1978-01-30 1978-01-30 Устройство дл определени неисправного канала SU734692A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782574491A SU734692A1 (ru) 1978-01-30 1978-01-30 Устройство дл определени неисправного канала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782574491A SU734692A1 (ru) 1978-01-30 1978-01-30 Устройство дл определени неисправного канала

Publications (1)

Publication Number Publication Date
SU734692A1 true SU734692A1 (ru) 1980-05-15

Family

ID=20746582

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782574491A SU734692A1 (ru) 1978-01-30 1978-01-30 Устройство дл определени неисправного канала

Country Status (1)

Country Link
SU (1) SU734692A1 (ru)

Similar Documents

Publication Publication Date Title
US4222515A (en) Parallel digital data processing system with automatic fault recognition utilizing sequential comparators having a delay element therein
US4171517A (en) Apparatus for synchronization control of a plurality of inverters
SU734692A1 (ru) Устройство дл определени неисправного канала
US4035663A (en) Two phase clock synchronizing method and apparatus
US3166737A (en) Asynchronous data processor
SU1255970A1 (ru) Дискриминатор логических сигналов
SU1173550A1 (ru) Устройство дл выполнени операции "пирса
SU809135A1 (ru) Устройство дл синхронизации сис-ТЕМы ВычиСлиТЕльНыХ МАшиН
SU1236474A2 (ru) Устройство управлени
SU703815A1 (ru) Устройство дл диагностики дешифраторов
SU1181124A1 (ru) Формирователь импульсов
SU788378A1 (ru) Устройство контрол кода "1 из
SU1312678A1 (ru) Резервированный источник питани посто нного напр жени
SU648487A2 (ru) Устройство дл выделени одиночного сигнала
SU392500A1 (ru) БИБ^ЬкЭ
SU1566355A1 (ru) Устройство дл контрол согласованного автомата
SU362428A1 (ru) Триггерное устройство со счетным входом
SU1075412A1 (ru) Устройство дл выполнени операции "трехзначна коньюнкци
SU1718398A1 (ru) Устройство дл управлени реконфигурацией резервированной вычислительной систем
SU627505A1 (ru) Устройство дл приема информации
SU1091167A1 (ru) Устройство дл контрол источника последовательности импульсов
SU1621162A1 (ru) Устройство резервировани генератора
SU873235A1 (ru) Дешифратор
SU1626356A1 (ru) Устройство дл контрол последовательности импульсов
SU497583A1 (ru) Устройство дл сравнени чисел