Наиболее близок по технической сущности к предлагаемому делитель частоты, содержащий четыре разр да, каждый из кото15 рых содержит триггер пам ти, коммутационный триггер и элемент И-НЕ, причем в первых двух разр дах единичный выход триггера пам ти соединен с единичным входом коммутационного триггера, единичный выход кото20 рого соединен со входом элемента И-НЕ, а нулевой выход соединен с единичным входом триггера пам ти, едш)кчнь1Й выход коммутационного триггера третьего разр да и нулевой 37 выход коммутационного триггера второго разр да соединены с нулевыми входами коммутационных триггеров, триггеров пам ти и со входами элементов И-НЕ всех предьщущих разр дов, нулевой выход коммутационного триггера третьего разр да соединен с единичным входом триггера пам ти этого разр да, с нулевыми входами триггеров пам ти и коммутационных триггеров всех предыдущих разр дов , а также со входом элемента И-НЕ второго разр да; нулевой выход триггера пам ти четвертого разр да соединен с нулевым входом коммутационного триггера этого же разр да, единичный вь1ход которого соединен с нулевыми входами триггеров пам ти первого третьего и четвертого разр дов, с нулевыми входами коммутационных грштеров всех предыдущих разр дов и со входом элемента И-НЕ третьего разр да, выход элемента И-НЕ первого разр да соединен с нулевым входом коммутационного триггера второго разр да, выход элемента И-НЕ второго разр да соединен с обоими входами коммутационного триггера третьего разр да, а выход элемента И-НЕ третьего разр да соединен с единичным входом коммутационного триггера четвертого разр да 2. Этот делитель недостаточно надежен. Цель изобретени - повышение надежности делител . Поставленна цель достигаетс тем, что в делителе частоты, содержащем три межразр ных элемента И-НЕ, четыре разр да, каждый из которых состоит из триггера пам ти и коммутационного триггера, выполненных на элементах , причем в первых двух разр дах единичный выход триггера пам ти соедине с единичным входом коммутационного триггера , единичный выход которого соединен со входом первого межр зр дного элемента И-Н а нулевой выход соединен с единичным входом триггера пам ти, единичный выход коммутационного триггера третьего разр да и нулевой выход коммутационного триггера второ го разр да соединеиы с нулевыми входами коммутацио1шых триггеров, триггеров пам ти и со входами межразр дных элементов И-НЕ всех предыдущих разр дов, нулевой выход коммутационного триггера третьего разр да соединен с единичным входом триггера пам т этого разр да, с нулевыми входами триггеров пам ти и коммутационных триггеров всех пре дьщущих разр дов, а также со входом второг межразр дного элемента И-НЕ; нулевой выход триггера пам ти четвертого разр да соединен с нулевым входом коммутационного триггера этого же разр да, единичный выход которого соединен с нулевыми входами триггеров пам ти первого, третьего и четвертого азр дов, с нулевыми входами коммутационых триггеров всех предьщущих разр дов и о входом третьего межразр дного элемента И-НЕ; выход первого межразр дного элемента И-НЕ соединен с нулевым входом коммутационного триггера второго разр да, выход второго межразр дного элемента И-НЕ соединен с обоими входами коммутационного триггера третьего разр да, а выход третьего межразр дного элемента И-НЕ - с единичным входом коммутационного триггера четвертого разр да, выход первого межразр дного элемента И-НЕ соединен с единичным входом коммутационного триггера третьего разр да, нулевой выход триггера пам ти третьего разр да - со входом третьего межразр дного элемента И-НЕ, выход которого соединен с нулевым входом коммутационного триггера третьего разр да, единищгый выход этого триггера соединен с единичным входом коммутационного триггера четвертого разр да, а нулевой выход - с единичными входами триггера пам ти и коммутационного триггера четвертого разр да. Структурна электрическа схема описьтаемого делител приведена на чертеже. Описываемый делитель содержит четыре разр да 1-4, в состав которых вход т коммутационные триггеры на элементах И-НЕ 5-12 и триггеры пам ти на элементах И-НЕ 13-20, межразр дные элементы И-НЕ 21-23. Входной сигнал подаетс на шину 24. Принцип работы делител заключаетс в следующем. В исходном состо нии все триггеры пам ти наход тс в нулевом состо нии, а тактового импульса, поступающего по нхине 24, нет, он равен логическому нулю. В этом случае на выходах элементов И-НЕ 21, 22, 23, 6, 8, 10, 12 - логический нуль, на выходах остальных элементов И-НЕ - логическа единица, поэтому с приходом первого тактового импульса срабатывает только элемент И-НЕ 19, устанавлива триггер пам ти первого разр да 1 в единичное состо ние. После окончани действи тактового импульса на выходе элемента И-НЕ 23 по вл етс логическа единица. С приходом следующего тактового импульса срабатьшает элемент И-НБ 17, устанавлива триггер пам ти второго разр да 2 в единичное состо ние, а триггер пам ти первого разр да 1 - в нулевое состо ние С приходом третьего тактового импульса срабатывает снова элемент И-НЕ 19, поскольку на выходах элементов И-НЕ 13, 21-23 логические нули. По окончании действи тактового импульса на выходе элемента И-НЕ 23 по вл етс логическа единица, а поскольку и триггер пам ти второго разр да 2 находитс в единичном состо нии, на выходе элемента И-НЕ 22 также логическа единица. Следовательно, с приходом четвертого тактового импульса срабатьшает элемент 16, устанавлива три гер пам ти третьего разр да 3 в единичное состо ние, а триггеры пам ти младших разр дов 1, 2 - в нулевое. Наличие св зи с вы хода элемента И-НЕ 16 на выходы элементо И-НЕ 14, 17, 19, 22, 23 преп тствует неправильной работе делител . Аналогичным образом, с приходом п того тактового импульса триггер пам ти первого разр да 1 устанавливаетс в единичное состо ние, с приходом шестого тактового импульса он возвращаетс в нулевое состо ние, а в единичное состо ние устанавливаетс триггер второго разр да 2. После окончани действи шестого тактового импульса на выходе элемента И-НЕ 22 по вл етс сигнал, равный логической единице. Поскольку на выходе элемента И-НЕ 21 - также сигнал, равный логической единице, с приходом седьмого тактового импульса срабатывает элемент И-Н 15, устанавлива триггер пам ти четвертого разр да 4 в единичное состо ние, а триггеры пам ти остальных разр дов - в нулевое состо ние. Далее счет продолжаетс аналогичным об разом до тех пор, пока после прихода одиннадцатого тактового импульса в делителе не установитс код 1100. При этом на выходах элементов И-НЕ 21 и 13 по вл етс логическа единица. С приводом двенадцатого тактового импульса элемент И-НЕ 4 устанавливает делитель в исходное состо ние. Формула изобретени Делитель частоты импульсов на двенадцать, содержащий три межразр дных элемента И-НЕ четыре разр да, каждый из которых состоит из триггера пам ти и коммутационного триггера , выполненных на элементах И-НЕ, причем в первых двух разр дах единичный выход триггера пам ти соединен с единичным входом коммутационного триггера, единичный выход которого соединен со входом первого межразр дного элемента И-НЕ, а нулевой выход соединен с единичным входом триггера пам ти , единичный выход коммутационного триг1106 гера третьего разр да и нулевой выход коммутационного триггера второго разр да соединены с нулевыми входами коммутационных триггеров , триггеров пам ти и со входами межразр дных элементов И-НЕ всех предыдущих разр дов, нулевой выход коммутационного триггера третьего разр р.а соединен с единичным входом триггера пам ти этого разр да, с нулевыми входами триггергав пам ти и коммутационных триггеров всех предьвдущих разр дов , а та1сже со входом второго межразр дного элемента И-НЕ, нулевой выход триггера пам ти четвертого разр да соединен с нулевым входом коммутационного триггера этого же разр да, единичный выход которого соединен с нулевыми входами триггеров пам ти первого, третьего и- четвертого разр дов, с нулевыми входами коммутацио1шых триггеров всех предьщущих разр дов и со входом третьего меж{Разр дного элемента И-НЕ, выход первого межразр дного элемента И-НЕ соединен с нулевым входом коммутационного триггера второго разр да, выход второго межразр дного элемента И-НЕ соединен с обоими входами коммутационного триггера третьего разр да, а выход третьего межразр дного элемента И-НЕ соединен с единичным входом коммутационного триггера четвертого разр да, о тличающийс тем, что, с целью повышени его надежности, выход первого межразр дного элемента И-НЕ соединен с единичным входом коммутационного триггера третьего разр да, нулевой выход триггера пам ти третьего разр да соединен со входом третьего межразр дного элемента И-НЕ, выход которого соединен с нулевым входом коммутационного триггера третьего разр да, единичный выход этого триггера соединен с единичным входом коммутационного триггера четвертого разр да, а нулевой выход - с единичными входами триггера пам ти и коммутационного триггера четвертого разр да. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 506131, кл. Н 03 К 23/02, 14.02.74.