SU679977A1 - Digit comparator - Google Patents

Digit comparator

Info

Publication number
SU679977A1
SU679977A1 SU772481137A SU2481137A SU679977A1 SU 679977 A1 SU679977 A1 SU 679977A1 SU 772481137 A SU772481137 A SU 772481137A SU 2481137 A SU2481137 A SU 2481137A SU 679977 A1 SU679977 A1 SU 679977A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
elements
inputs
bus
signal
Prior art date
Application number
SU772481137A
Other languages
Russian (ru)
Inventor
Владимир Ильич Селиванов
Евгений Егорович Парисенков
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU772481137A priority Critical patent/SU679977A1/en
Application granted granted Critical
Publication of SU679977A1 publication Critical patent/SU679977A1/en

Links

Description

Изобретение относитс  к области обработки цифровых данных, в частности к устройствам дл  сравнени  чисел и может быть использовано в устройствах автс 1атического контрол  и управлени .The invention relates to the field of digital data processing, in particular to devices for comparing numbers and can be used in automatic monitoring and control devices.

Известно устройство, обеспечивающее сравнение чисел с учетсм пол  допуска, содержащее сравнивающий блок, входы которого соединены с выходами реверсивного счетчика и регистра , формирователь пол  допуска, вход которого соединен с выходом равно сравнивающего блока, а выход через схему ИЛИ - со входс  реверсивного счетчика, входы управлени  которого через схемы ИЛИ соединены соответственно с выходами больше и меньше сравнивающего блока 1.It is known a device that provides a comparison of numbers with an accounting tolerance field, containing a comparison unit, the inputs of which are connected to the outputs of a reversible counter and a register, a shaper of a tolerance floor, the input of which is connected to the output is equal to the comparison unit, and the output through the OR circuit with inputs of a reverse counter, inputs control of which through OR circuits are connected respectively to the outputs more and less comparing unit 1.

Недостатком его  вл етс  сложность .Its disadvantage is complexity.

Наиболее близким техническим решением к данному предложению  вл етс  устройство дл  сравнени  чисел, содержащее сумматор, элементы И, ИЛИ НЕ, причем перва  группа входов сумматора соединена с входньми шинами первого числа, а его втора  группаThe closest technical solution to this proposal is a device for comparing numbers containing an adder, elements AND, OR NOT, the first group of inputs of the adder being connected to the input buses of the first number, and its second group

входов через элементы НЕ - с входными шинами второго числа 2,inputs through NOT elements - with input buses of the second number 2,

К недостаткам известного устройства можно отнести следующее:The disadvantages of the known device include the following:

1) схема устройства зависит от величины допуска и мен етс  при изменении пол  допуска; 2) устройство не обеспечивает на выходе сигналов больше, меньше с учетом пол  1) the device scheme depends on the tolerance value and changes when the tolerance field is changed; 2) the device does not provide at the output of signals more, less, taking into account the sex

0 допуска.0 tolerance

Указанные недостатки не позвол ют использовать известное устройство в цел х автоматического контрол  и управлени  при сравнении чисел, ког5 да требуетс  изменение пол  допуска в темпе поступлени  сравниваемых чисел . Кроме того, из-за отсутстви These drawbacks do not allow the use of a known device for the purpose of automatic monitoring and control when comparing numbers when the tolerance field needs to be changed at the rate of arrival of the numbers being compared. In addition, due to the lack of

больше more

меньшеless

наon

сигналовsignals

выходе устройства нельз  осуществить автоматическую подстройку контролируемого объекта.the output of the device cannot perform automatic adjustment of the controlled object.

Целью изобретени   вл етс  повышение точности при сравнении чисел в поле допусков.The aim of the invention is to improve the accuracy when comparing numbers in the tolerance field.

Цель изобретени  достигаетс  тем, что в устройстве выходы всех разр дов сумматора соединены с первыми входами элементов ИЛИ первой группы и через элементы НЕ - с первьми вхоДс1ми элементов ИЛИ второй группы, пр чем ко вторым входам элементов ИЛИ первой и второй групп подключены входные шины пол  допуска соответствующих разр дов, а выходы элементов ИЛИ первой и второй групп соединены со входами первого и элементов И соответственно, управл к дие входы которых подключены к вшке разресЕЮНи , а выходы - к входам первого элемента ИЛИ, выход котен ого соединен с выходной шиной устройства и через НЕ - с первыми вхоп ми третьего и четвертого элемен тов И, выходы KOftoftiDi подключены к выкодньм шинам устройства, а вторые входы соединены с ПЕИНОЙ разрешени , выход переносов суиматора подкхночен к третьему входу третьего элемента И и через элемент йЕ - к третьему вход четвертого элет1ента И. Яа чертеже приведена схшла предложенного устройства дл  сравнени  чисел. В схему включены: шина I первого и второго числа, сумматсч 2, элет енты НЕ 3, шины 4 пол  допусков, элементы НЕ 5, группа элементов ИЛИ 6, группа элементов ИЛИ 7, элементы И 8, 9, элемент ИЛИ 10, элемент НЕ 11, элементы И 12, 13, шина разрешени  14, элемент НЕ 15, шина 16 устройства больше ,шина 17 устройства меньше , шина 18 устройства норма. Устройство работает следующим образом . На входы устройства поступают п-разр дные числа а и в по параллельныг двоичным кодс1м. В результате сложени  пр мого кода числа а и обратного кода числа в с использованием сугллатора 2, работающего с циклическим переносом, на выходе сумматора 2 фордагаруетс  разность чисел а и в в виде числа с и знак разности чисел Pn -iЗначени  числа с и знака Рц-ц в зависимости от разности чисел на 1 единиц младшего разр да, где , 1, 2 и т.д. представлены в таблице.The purpose of the invention is achieved in that in the device the outputs of all the bits of the adder are connected to the first inputs of the elements OR of the first group and through the elements NOT to the first inputs of the OR elements of the second group, except for the second inputs of the OR elements of the first and second groups the tolerance busses are connected the corresponding bits, and the outputs of the OR elements of the first and second groups are connected to the inputs of the first and AND elements, respectively, whose control inputs are connected to the remote control and the outputs to the inputs of the first OR element, output It is connected to the output bus of the device and through NOT to the first inputs of the third and fourth elements I, the outputs KOftoftiDi are connected to the output buses of the device, and the second inputs are connected to the PINE resolution, the output of transfers of the suimator is connected to the third input of the third element I and through element YeE - to the third input of the fourth eletant I. The drawing shows the diagram of the proposed device for comparing numbers. The scheme includes: bus I of the first and second numbers, summatch 2, NOT 3 elements, tires 4 tolerances, elements NOT 5, group of elements OR 6, group of elements OR 7, elements AND 8, 9, element OR 10, element NOT 11, elements And 12, 13, resolution bus 14, element NOT 15, device bus 16 is larger, device bus 17 is smaller, device bus 18 is normal. The device works as follows. The inputs of the device receive n-bit numbers a and in parallel with the binary code. As a result of the addition of the direct code of the number a and the inverse code of the number in using a cyclical shift sucker, the output of the adder 2 fordagary is the difference of the numbers a and b as the number c and the sign of the difference of the numbers Pn - i q depending on the difference in numbers by 1 unit of lower order, where, 1, 2, etc. presented in the table.

О 1 1 1 1 1 1 1 О ОAbout 1 1 1 1 1 1 1 About About

1 о о о1 о о о

.1 о о о о о о о 1 1 1 1 1 1 1.1 o o o o o o o o 1 1 1 1 1 1 1

1one

о о о о о о о 1 1 1 1 1 1 1oh oh oh oh oh 1 1 1 1 1 1 1 1

1 1eleven

1 1 1 1 о о о о1 1 1 1 о о о о

о о о оoh oh oh

оabout

При сравнении чисел а и в на абсолютное равенство пол  допуска .Д должно быть равно 0(й 0) т.е. (3 da ... d 0. Если а Ь, то i Of т.е. с п В этом случае при наличии сигнала разрешени  сравнени  формируетс  сигналWhen comparing the numbers a and b to absolute equality, the tolerance floor. M should be equal to 0 (d 0) i.e. (3 da ... d 0. If a b, then i Of, i.e. with p In this case, when a comparison resolution signal is present, a signal is generated

о 1 1about 1 1

1 1 о 11 1 about 1

1 1eleven

о 1 о оo 1 o o

3 3 3 3 7 1 13 3 3 3 7 1 1

оabout

1 о 1 о 11 about 1 about 1

о 1 1about 1 1

оabout

3 3 3 33 3 3 3

оabout

1 о о о1 о о о

1one

1 о1 o

77

1one

Claims (2)

на выходе элемента И 9, кото60 Р через элемент ИЛИ 10 поступает на шину норма 18 и одновременно через элемент НЕ 11 блокирует работу элементов И 12, 13. Если или . а в на любое число 1, то при д О с на выходах элементов И 8 и 9 формируетс  уровень О, так как на одном либо нескольких входах элементов И 8, 9 в зависимости от значени  i формиУровень О руетс  уровень выхода элемента ИЛИ 10 подаетс  на шину 18 и через элемент НЕ 11 подго (гавливает к работе элементы И 12 и 1 При а в d.Ha выходе элемента И 13 при наличии сигнала разрешени  сравнени  формируетс  уровень 1, который подаетс  на выходную шину большеV 16. При . Через элемент НЕ 15 уровень О поступает на вход элемента И 12, на выходе которого при наличии сигнала разрешени  сргшнени  формируетс  сиг нал 1 и подаетс  на выходную шину меньше 17. При сравнении чисел с точностью единицы младшего разр да на шины пол  допуска поступает d l, d2 (Зэ.... При , ± -1 (см. таблицу) на выходе элемента И 9 формируетс  сигнал , так как на вход, соответствующий с, через элемент ИЛИ 7 посс шины d С выхода элетупает мента И 9 сигнал через элемент ИЛИ 10 поступает на выход устla п ройства норма по шине 18. При 1 формируетс  на i +1 сигнал выходе элемента И 8, поскольку после инверторов 5 с э п а с О компенсируетс  сигналом d 1, поступающим через элемент ИЛ 6. С выхода элемента И 8 сигнал i через элемент ИЛИ 10 поступает на шину 18 выхода устройства норма. При /1 / ( на выходах элементов И 8, 9 формируетс  О, так как на одном либо нескольких входах присутВ этом случае на выхоствует де устройства формируетс  сигнал больше меньше в зависимости от значени  (см, вариант А В и А В, описанный ранее) . В -таблице привод тс  примеры сравнени  чисел с точностью трех и семи единиц младшего разр да. Если на всех шинах пол  допуска установт .е. d Z то устройство позвол ет производить сравнение с точностью единиц младшего разр да. Дл  обеспечени  правильной работы устройства рекомендуетс  устанавливать код пол  допуска дискретно Д 0,1,3 f 7,15. . .2 Необходимо отметить, что k. не может быть равно п так как в этом случае д , и сигнал норма будет формироватьс  при любых значени х чисел А и В. За вленное устройство позвол ет производить приближенное сравнение двух п-разр дных чисел, представленных пр мым параллельным двоичным кодом, в поле допуска л которое может мен тьс  в темпе поступлени  чисел, а также формирует сигналы больше , меньше дл  автоматической подстройки контролируемого объекта, если числа Айв отличаютс  на большее число младшего разр да, чем поле допуска л . Формула изобретени  Устройство дл  сравнени  чисел, содержащее сумматор, элементы И, ИЛИ, НЕ, причем перва  группа входов сумматора соединены с входными шинами первого числа, а его втора  группа входов через элементы НЕ - с входными шинами второго числа, отличающеес  тем, что, с целью повышени  точности при сравнении чисел в поле допусков, в нем выходы всех разр дов сумматора соединены с первыми входами элементов ИЛИ первой группы и через элементы НЕ - с первыми входами элементов ИЛИ второй группы , причем ко вторым входам элементов ИЛИ первой и второй групп подключены входные шины пол  допуска соответствующих разр дов, а выходы элементов ИЛИ первой и второй групп соединены со входами первого и второго элементов И соответственно, управл ющие входы которых подключены к шине разрешени , а выходы - к входам первого элемента ИЛИ, выход которого соединен с выходной шиной устройства и через элемент НЕ - с первыми входами третьего и четвертого элементов И, выходы которых подключены к выходным шкнам устройства, а вторые входы соединены с шиной разрешени , выход переносов сумматора подключен к третьему входу третьего элемента И и через элемент НЕ - к третьему входу четвертого элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 468237, кл. G 06 F 7/02, 25.04.75.  at the output of an element AND 9, which is 60 P through the element OR 10, the norm 18 enters the bus and at the same time through the element NOT 11 blocks the operation of elements AND 12, 13. If or and at any number 1, then at d o s at the outputs of elements 8 and 9, a level O is formed, since at one or several inputs of elements 8 and 9, depending on the value of i, the level 0 output level of the element OR 10 is fed to bus 18 and through the element NOT 11 prepares (elements 12 and 1 for operation) At a, in d.Ha output of the element 13, in the presence of a comparison resolution a level 1 is formed, which is fed to the output bus more than V 16. At. Through element 15 the level O is fed to the input element And 12, the output of which in the presence of the signal p The signal 1 is generated and supplied to the output bus less than 17. When comparing the numbers with the accuracy of the least significant bit, the tires on the tolerance field receive dl, d2 (Ze ... At, ± -1 (see table) at the output of the element And 9 a signal is generated, because the input corresponding to c is through the element OR 7 of the bus d From the output of the element AND 9 the signal through the element OR 10 is fed to the output of the device by the bus 18 standard. At 1, the i + 1 signal is generated the output element And 8, since after inverters 5 with e p and with O is compensated by the signal d 1, I enter them through IL element 6. The output signal of the AND 8 i through an OR gate 10 is supplied to the bus output device 18 norm. At / 1 / (at the outputs of the elements And 8, 9, O is formed, since one or several inputs are present. In this case, a signal is generated at the device’s output, the signal is smaller, depending on the value (see option A B and A B, described earlier) In the table, examples of comparing numbers with an accuracy of three and seven low-order units are given. If the tolerance field is set on all tires, d Z, then the device allows comparing with the accuracy of low-order units. set to tolerance field discretely D 0,1,3 f 7,15. .2 It should be noted that k cannot be equal to n, as in this case d, and the signal norm will be formed at any values of the numbers A and B. The embedded device allows an approximate comparison of two n-bit numbers represented by a direct parallel binary code, within the tolerance field which can vary in the rate of arrival of numbers, and also generates more, less signals for automatic adjustment of the object being monitored if the Ive numbers are differ by more minor ASP yes than the tolerance L. An apparatus for comparing numbers containing an adder, elements AND, OR, NOT, the first group of inputs of the adder being connected to the input buses of the first number, and its second group of inputs through the elements NOT to the input buses of the second number, characterized in that In order to improve the accuracy when comparing numbers in the tolerance field, in it the outputs of all the bits of the adder are connected to the first inputs of the OR elements of the first group and through the elements of NOT to the first inputs of the OR elements of the second group, and to the second inputs of the OR elements The input and output busbars of the corresponding bits are connected to the primary and second groups, and the outputs of the OR elements of the first and second groups are connected to the inputs of the first and second elements AND, respectively, whose control inputs are connected to the resolution bus, and the outputs to the inputs of the first element OR, output which is connected to the output bus of the device and through the element NOT to the first inputs of the third and fourth elements I, whose outputs are connected to the output screws of the device, and the second inputs are connected to the resolution bus, the output of transfers torus is connected to the third input of the third element I and through the element NOT to the third input of the fourth element I. Sources of information taken into account during the examination 1. Author's certificate of USSR 468237, cl. G 06 F 7/02, 25.04.75. 2.Гаврилов Ю.В., Пучко А.Н. Арифметические устройства быстродействующих ЭЦВМ, М., 1970, изд. Советское радио , с. 253-255, рис.5.4.1 ( прототип).2. Gavrilov Yu.V., Puchko A.N. Arithmetic devices of high-speed digital computer, M., 1970, ed. Soviet Radio, p. 253-255, Fig. 5.4.1 (prototype).
SU772481137A 1977-05-03 1977-05-03 Digit comparator SU679977A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772481137A SU679977A1 (en) 1977-05-03 1977-05-03 Digit comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772481137A SU679977A1 (en) 1977-05-03 1977-05-03 Digit comparator

Publications (1)

Publication Number Publication Date
SU679977A1 true SU679977A1 (en) 1979-08-15

Family

ID=20707003

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772481137A SU679977A1 (en) 1977-05-03 1977-05-03 Digit comparator

Country Status (1)

Country Link
SU (1) SU679977A1 (en)

Similar Documents

Publication Publication Date Title
US4926369A (en) Leading 0/1 anticipator (LZA)
SU679977A1 (en) Digit comparator
JPS57197961A (en) Conversion system for image data
SU983566A1 (en) Frequency digital measuring device
SU370605A1 (en) DEVICE FOR READING
SU938280A1 (en) Device for number comparison
SU815726A1 (en) Digital integrator
SU839061A1 (en) Device for testing n-digit counter
SU748417A1 (en) Multichannel digital smoothing device
SU842709A1 (en) Device for extremum determination
SU1038880A1 (en) Scaling converter
SU401994A1 (en) DEVICE FOR DETERMINATION OF MINORANT BINARY CODES
SU840885A1 (en) Code comparing device
SU1124282A1 (en) Transformer from binary code to binary-coded decimal code of angular units
SU575778A1 (en) Frequency divider with variable division factor
US3829665A (en) Binary rate multiplier
SU1005302A1 (en) Device for converting voltage into code residual class system
SU999039A1 (en) Reflected binary to positional binary code converter
SU1151955A1 (en) Dividing device
SU842787A1 (en) Device for scanning combinatorial samples
SU593211A1 (en) Digital computer
SU966919A1 (en) Frequency divider with variable condition ration
SU962971A1 (en) Function generator
SU847318A1 (en) Binary-to bcd code converter
SU750480A1 (en) Device for comparing numbers with tolerances