SU679977A1 - Digit comparator - Google Patents
Digit comparatorInfo
- Publication number
- SU679977A1 SU679977A1 SU772481137A SU2481137A SU679977A1 SU 679977 A1 SU679977 A1 SU 679977A1 SU 772481137 A SU772481137 A SU 772481137A SU 2481137 A SU2481137 A SU 2481137A SU 679977 A1 SU679977 A1 SU 679977A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- elements
- inputs
- bus
- signal
- Prior art date
Links
Description
Изобретение относитс к области обработки цифровых данных, в частности к устройствам дл сравнени чисел и может быть использовано в устройствах автс 1атического контрол и управлени .The invention relates to the field of digital data processing, in particular to devices for comparing numbers and can be used in automatic monitoring and control devices.
Известно устройство, обеспечивающее сравнение чисел с учетсм пол допуска, содержащее сравнивающий блок, входы которого соединены с выходами реверсивного счетчика и регистра , формирователь пол допуска, вход которого соединен с выходом равно сравнивающего блока, а выход через схему ИЛИ - со входс реверсивного счетчика, входы управлени которого через схемы ИЛИ соединены соответственно с выходами больше и меньше сравнивающего блока 1.It is known a device that provides a comparison of numbers with an accounting tolerance field, containing a comparison unit, the inputs of which are connected to the outputs of a reversible counter and a register, a shaper of a tolerance floor, the input of which is connected to the output is equal to the comparison unit, and the output through the OR circuit with inputs of a reverse counter, inputs control of which through OR circuits are connected respectively to the outputs more and less comparing unit 1.
Недостатком его вл етс сложность .Its disadvantage is complexity.
Наиболее близким техническим решением к данному предложению вл етс устройство дл сравнени чисел, содержащее сумматор, элементы И, ИЛИ НЕ, причем перва группа входов сумматора соединена с входньми шинами первого числа, а его втора группаThe closest technical solution to this proposal is a device for comparing numbers containing an adder, elements AND, OR NOT, the first group of inputs of the adder being connected to the input buses of the first number, and its second group
входов через элементы НЕ - с входными шинами второго числа 2,inputs through NOT elements - with input buses of the second number 2,
К недостаткам известного устройства можно отнести следующее:The disadvantages of the known device include the following:
1) схема устройства зависит от величины допуска и мен етс при изменении пол допуска; 2) устройство не обеспечивает на выходе сигналов больше, меньше с учетом пол 1) the device scheme depends on the tolerance value and changes when the tolerance field is changed; 2) the device does not provide at the output of signals more, less, taking into account the sex
0 допуска.0 tolerance
Указанные недостатки не позвол ют использовать известное устройство в цел х автоматического контрол и управлени при сравнении чисел, ког5 да требуетс изменение пол допуска в темпе поступлени сравниваемых чисел . Кроме того, из-за отсутстви These drawbacks do not allow the use of a known device for the purpose of automatic monitoring and control when comparing numbers when the tolerance field needs to be changed at the rate of arrival of the numbers being compared. In addition, due to the lack of
больше more
меньшеless
наon
сигналовsignals
выходе устройства нельз осуществить автоматическую подстройку контролируемого объекта.the output of the device cannot perform automatic adjustment of the controlled object.
Целью изобретени вл етс повышение точности при сравнении чисел в поле допусков.The aim of the invention is to improve the accuracy when comparing numbers in the tolerance field.
Цель изобретени достигаетс тем, что в устройстве выходы всех разр дов сумматора соединены с первыми входами элементов ИЛИ первой группы и через элементы НЕ - с первьми вхоДс1ми элементов ИЛИ второй группы, пр чем ко вторым входам элементов ИЛИ первой и второй групп подключены входные шины пол допуска соответствующих разр дов, а выходы элементов ИЛИ первой и второй групп соединены со входами первого и элементов И соответственно, управл к дие входы которых подключены к вшке разресЕЮНи , а выходы - к входам первого элемента ИЛИ, выход котен ого соединен с выходной шиной устройства и через НЕ - с первыми вхоп ми третьего и четвертого элемен тов И, выходы KOftoftiDi подключены к выкодньм шинам устройства, а вторые входы соединены с ПЕИНОЙ разрешени , выход переносов суиматора подкхночен к третьему входу третьего элемента И и через элемент йЕ - к третьему вход четвертого элет1ента И. Яа чертеже приведена схшла предложенного устройства дл сравнени чисел. В схему включены: шина I первого и второго числа, сумматсч 2, элет енты НЕ 3, шины 4 пол допусков, элементы НЕ 5, группа элементов ИЛИ 6, группа элементов ИЛИ 7, элементы И 8, 9, элемент ИЛИ 10, элемент НЕ 11, элементы И 12, 13, шина разрешени 14, элемент НЕ 15, шина 16 устройства больше ,шина 17 устройства меньше , шина 18 устройства норма. Устройство работает следующим образом . На входы устройства поступают п-разр дные числа а и в по параллельныг двоичным кодс1м. В результате сложени пр мого кода числа а и обратного кода числа в с использованием сугллатора 2, работающего с циклическим переносом, на выходе сумматора 2 фордагаруетс разность чисел а и в в виде числа с и знак разности чисел Pn -iЗначени числа с и знака Рц-ц в зависимости от разности чисел на 1 единиц младшего разр да, где , 1, 2 и т.д. представлены в таблице.The purpose of the invention is achieved in that in the device the outputs of all the bits of the adder are connected to the first inputs of the elements OR of the first group and through the elements NOT to the first inputs of the OR elements of the second group, except for the second inputs of the OR elements of the first and second groups the tolerance busses are connected the corresponding bits, and the outputs of the OR elements of the first and second groups are connected to the inputs of the first and AND elements, respectively, whose control inputs are connected to the remote control and the outputs to the inputs of the first OR element, output It is connected to the output bus of the device and through NOT to the first inputs of the third and fourth elements I, the outputs KOftoftiDi are connected to the output buses of the device, and the second inputs are connected to the PINE resolution, the output of transfers of the suimator is connected to the third input of the third element I and through element YeE - to the third input of the fourth eletant I. The drawing shows the diagram of the proposed device for comparing numbers. The scheme includes: bus I of the first and second numbers, summatch 2, NOT 3 elements, tires 4 tolerances, elements NOT 5, group of elements OR 6, group of elements OR 7, elements AND 8, 9, element OR 10, element NOT 11, elements And 12, 13, resolution bus 14, element NOT 15, device bus 16 is larger, device bus 17 is smaller, device bus 18 is normal. The device works as follows. The inputs of the device receive n-bit numbers a and in parallel with the binary code. As a result of the addition of the direct code of the number a and the inverse code of the number in using a cyclical shift sucker, the output of the adder 2 fordagary is the difference of the numbers a and b as the number c and the sign of the difference of the numbers Pn - i q depending on the difference in numbers by 1 unit of lower order, where, 1, 2, etc. presented in the table.
О 1 1 1 1 1 1 1 О ОAbout 1 1 1 1 1 1 1 About About
1 о о о1 о о о
.1 о о о о о о о 1 1 1 1 1 1 1.1 o o o o o o o o 1 1 1 1 1 1 1
1one
о о о о о о о 1 1 1 1 1 1 1oh oh oh oh oh 1 1 1 1 1 1 1 1
1 1eleven
1 1 1 1 о о о о1 1 1 1 о о о о
о о о оoh oh oh
оabout
При сравнении чисел а и в на абсолютное равенство пол допуска .Д должно быть равно 0(й 0) т.е. (3 da ... d 0. Если а Ь, то i Of т.е. с п В этом случае при наличии сигнала разрешени сравнени формируетс сигналWhen comparing the numbers a and b to absolute equality, the tolerance floor. M should be equal to 0 (d 0) i.e. (3 da ... d 0. If a b, then i Of, i.e. with p In this case, when a comparison resolution signal is present, a signal is generated
о 1 1about 1 1
1 1 о 11 1 about 1
1 1eleven
о 1 о оo 1 o o
3 3 3 3 7 1 13 3 3 3 7 1 1
оabout
1 о 1 о 11 about 1 about 1
о 1 1about 1 1
оabout
3 3 3 33 3 3 3
оabout
1 о о о1 о о о
1one
1 о1 o
77
1one
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772481137A SU679977A1 (en) | 1977-05-03 | 1977-05-03 | Digit comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772481137A SU679977A1 (en) | 1977-05-03 | 1977-05-03 | Digit comparator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU679977A1 true SU679977A1 (en) | 1979-08-15 |
Family
ID=20707003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772481137A SU679977A1 (en) | 1977-05-03 | 1977-05-03 | Digit comparator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU679977A1 (en) |
-
1977
- 1977-05-03 SU SU772481137A patent/SU679977A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926369A (en) | Leading 0/1 anticipator (LZA) | |
SU679977A1 (en) | Digit comparator | |
JPS57197961A (en) | Conversion system for image data | |
SU983566A1 (en) | Frequency digital measuring device | |
SU370605A1 (en) | DEVICE FOR READING | |
SU938280A1 (en) | Device for number comparison | |
SU815726A1 (en) | Digital integrator | |
SU839061A1 (en) | Device for testing n-digit counter | |
SU748417A1 (en) | Multichannel digital smoothing device | |
SU842709A1 (en) | Device for extremum determination | |
SU1038880A1 (en) | Scaling converter | |
SU401994A1 (en) | DEVICE FOR DETERMINATION OF MINORANT BINARY CODES | |
SU840885A1 (en) | Code comparing device | |
SU1124282A1 (en) | Transformer from binary code to binary-coded decimal code of angular units | |
SU575778A1 (en) | Frequency divider with variable division factor | |
US3829665A (en) | Binary rate multiplier | |
SU1005302A1 (en) | Device for converting voltage into code residual class system | |
SU999039A1 (en) | Reflected binary to positional binary code converter | |
SU1151955A1 (en) | Dividing device | |
SU842787A1 (en) | Device for scanning combinatorial samples | |
SU593211A1 (en) | Digital computer | |
SU966919A1 (en) | Frequency divider with variable condition ration | |
SU962971A1 (en) | Function generator | |
SU847318A1 (en) | Binary-to bcd code converter | |
SU750480A1 (en) | Device for comparing numbers with tolerances |