SU655062A1 - Converter single-channel control device - Google Patents
Converter single-channel control deviceInfo
- Publication number
- SU655062A1 SU655062A1 SU752169613A SU2169613A SU655062A1 SU 655062 A1 SU655062 A1 SU 655062A1 SU 752169613 A SU752169613 A SU 752169613A SU 2169613 A SU2169613 A SU 2169613A SU 655062 A1 SU655062 A1 SU 655062A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- unit
- input
- trigger
- voltage
- Prior art date
Links
Landscapes
- Apparatus Associated With Microorganisms And Enzymes (AREA)
Description
1one
Изобретение относитс к электротехнике и может быть использовано дл управлени вентильными преобразовател ми.The invention relates to electrical engineering and can be used to control valve converters.
Известна система одноканального фазового управлени , содержаща фазосдвигающее устройство, состо ндее из последовательно включенных блоков задержки, в которой дл исключени асимметрии отпирающих импульсов их фазовый сдвиг производитс в одном канале. В этой системе генератор , синхронизированный сетью, формирует импульсы, следующие с частотой кратной частоте сети и совпадающие по времени с моментами естественного отпирани вентилей преобразовател .The known system of single-channel phase control, comprising a phase-shifting device, consists of successively connected delay units, in which, in order to eliminate the asymmetry of the trigger pulses, their phase shift is performed in one channel. In this system, the generator, synchronized by the network, generates pulses that follow with a frequency of a multiple of the network frequency and coincide in time with the moments of the natural unlocking of the converter gates.
Врем задержки каждого блока определ етс управл ющим напр жением.The delay time of each block is determined by the control voltage.
Последовательное включение блоков задержки приводит к снижению быстродействи фазосдвигающего устройства, что вл етс недостатком таких устройств.Consistently activating the delay units leads to a decrease in the speed of the phase shifter, which is a disadvantage of such devices.
Наиболее близкИлМ техническим решением к данному вл етс одноканальное устройство дл управлени преобразователем , содержащее блок синхронизации, включенный на вход генератора опорного напр жени , а выход которого подключен к нулю-органу и формирователь отпираю .щих импульсов. Недостатком этого устройства вл етс низкое быстродействие.The closest to the technical solution to this is a single-channel device for controlling the converter, which contains a synchronization unit connected to the input of the reference voltage generator, and the output of which is connected to the zero-organ and the driver unlocking the common pulses. A disadvantage of this device is its low speed.
Целью изобретени вл етс повыщение быстродействи системы фазового управлени . Поставленна цель достигаетс тем, что одноканальное устройство снабл ено логическим блоком и блоком преобразовани числа импульсов в напр жение, причем логический блок одним входом подключен к выходу -блока синхронизации, другим - к выходу нуль-органа, первый выход логического блока подключен ко входу формировател отпирающих импульсов , а второй через блок преобразовани числа импульсов в напр л ение к другому входу нуль-органа.The aim of the invention is to increase the speed of the phase control system. The goal is achieved by the fact that a single-channel device is provided with a logic unit and a unit for converting the number of pulses to voltage, with the logical unit being connected to the output of the α synchronization unit by one input and the output of the null organ to another, the first output of the logical unit pulses, and the second through the unit converting the number of pulses into voltage to another input of the null organ.
На фиг. 1 показана блок-схема устройства; на фиг. 2 - диаграммы, по сн ющие работу устройства; на фиг. 3 - схемы логического блока и блока преобразовани числа импульсов в напр жение.FIG. 1 shows a block diagram of the device; in fig. 2 - diagrams that show the operation of the device; in fig. 3 shows the logic block and the block for converting the number of pulses to voltage.
На чертежах приведены диаграммы и схемы дл щестиимпульсной схемы выпр млени . Блок синхронизации 1 вырабатывает импульсы, совпадающие по времени с моментами естественного отпирани вентилей преобразовател , которые ирохсд т на его выходе по шести каналам и ноступают на вход генератора пилообразного напр жени 2 и на первый вход логического блока 3. Импульсами блока СИ)1хронизации 1 осуществл етс синхронизаци генератора 2 с сетью. Пилообразное напр жение t/n генератора 2 измен етс с частотой в шесть раз большей частоты сети , достига в конце рабочего хода амплитудного значени t/nMНа второй вход логического блока 3 TIOступает сигнал от нуль-органа 4 в момент наступлени равенства развертывающего и управл ющего напр жений. Первый выход логического блока 3 соединен со входом формировател отпирающих импульсов 5 через преобразователь 6 числа импульсов в напр жение с нуль-органом. Логический блок 3 распредел ет отпирающие импульсы по вентил м, фиксирует количество вентилей, дл которых уже наступил момент естественного отпирани , но которые еще не включены. Логический блок 3 состоит из щести одинаковых каналов, каждый из которых содержит триггер 7-12 с раздельными входами и две группы чеек совпадени 13- 18, 19, 21-24 с двум входами. Взвод триггера (установка в состо ние «единица) производитс импульсом, поступающим на его вход S с блока синхронизации 1, а сброс в состо ние «нуль импульсом , поступающим на его вход R по цепи обратной св зи с выхода группы чейки совпадени 19-24. Па первый вход чейки совпадени 13- 18 сигнал поступает от триггера соответствующего канала, наход щегос в состо нии «единица, а на второй вход - от триггера предыдущего канала, наход щегос в состо нии «нуль. На первый вход чейки совпадени 19- 24 сигнал поступает с выхода чейки совпадени 13-18 соответствующего канала, а на второй - от нуль-органа 4. На выходе этих чеек совпадени формируетс отпирающий импульс. Условием возникновени отпирающего импульса в данном канале вл етс наличие сигналов на входах чеек совпадени этого канала. Так, например , при срабатывании нуль-органа 4 отпирающий импульс возникает на выходе чейки совпадени 20, если триггер 8 находитс Б состо нии «единица, а триггер Т- в состо нии «нуль. Дл исключени неправильной работы логического блока 3 в случае воздействи на его триггеры импульсных помех каждый вход 5 триггера соедин ют через разделительные диоды со входами R триггеров трех носледующих каналов (на фиг. 3 эти соединени не показаны). Блок преобразовани числа импульсов в напр жение 6 преобразовывает число п, выражающее количество триггеров логического блока 3, наход щихс в состо нии «единица в напр жение (/„. При и , при л 2 при f/H 2t/nM. Преобразователь 5 состоит из щестй групп чеек совпадени . В каждой группе две чейки 25 и 26, 27 и 28, 29 п 30, 31 и 32, 33 и 34, 35 и 36 с двум входами. Первые входы каждой группы чеек совпадени , например 27 и 28, соединены с выходом первой чейки совпадени 14 соответствующего канала логического блока 3. Второй вход первой из этих чеек 27 соедикен с выходом триггера 9 следуюи1его канала , а второй вход чейки 28 - с выходом триггера 10 позднее идущего канала. Выход первой чейки совпадени 27 каждой группы соединен с шиной 37, а второй чейки 28 - с шиной 38. В данный момент только в одном из каналов логического блока 3 может быть открыта перва чейка совпадени , например 14. В этот момент в состо НИИ «единица кроме триггера 8 этого канала может находитьс триггер 9 след)ющего канала и триггер 10 позднее идущего канала. Если в состо нии «единица нет ни одHoio триггера или только ОДРГН триггер 8 находитс в этом состо нии (л 0 или п), то указанные выше чейки совпадени 27 и 28 закрыты и на шинах 37 и 38 сигнал отсутствует (). Если же в состо нии «единица наход тс два триггера 8 и 9 (), то перва чейка совпадени 27 соответствующей группы будет открыта, на шине 37 по витс сигнал U t/пм, а если в этом состо нии наход тс три триггера 8, 9, 10, то открытой будет еще втора чейка совпадени 28 и сигнал по витс и на шине 38 (Ujt 2Unu). К щинам 37 и 38 подключены ключи, управл ющие двум источниками напр жени , каждый величиной С/пк, соедин емыми последовательно . Ключи и нсточники напр жени на схеме фиг. 3 не показаны. Развертывающее напр жение Up, состо щее из двух слагаемых (t/p t/n-j-L n), сравниваетс с управл ющим и в момент наступлени их равенства формируетс отпирающий импульс. На фиг. 2 этот момент соответствует углу управлени а -. В этот же момент напр жение уменьшаетс на величину i/пм, и поэтому линейно возрастающее на следующем отрезке времени развертывающее напр жение сдвигаетс по фазе на угол -. Следующий отпирающий импульс будет сдвинут по фазе относительно предыдущего на угол - т. е. будет соответствовать углу управлени а - . Затем, в момент наступлени естественного отпирани очередного вентил , взводитс соответствующий триггер логического блока 3 и развертывающее напр жение возрастает на величину {7пмРассмотрим работу схемы.The drawings show diagrams and diagrams for a pulse impulse circuit. Synchronization unit 1 generates pulses that coincide in time with the natural unlocking of converter valves, which are at its output through six channels and not fed to the input of the sawtooth generator 2 and to the first input of the logic unit 3. The pulses of the SI-1 synchronization unit 1 synchronization of generator 2 with the network. The sawtooth voltage t / n of the generator 2 varies with a frequency six times as large as the mains frequency, reaching the amplitude value t / nM at the end of the working stroke. The second input of logic unit 3 TIO accepts a signal from the null organ 4 at the moment of occurrence of equality of the sweep and control voltage. zheniy. The first output of logic unit 3 is connected to the input of the unlocking pulse generator 5 through a transducer 6 of the number of pulses into a voltage with a zero-organ. Logic block 3 distributes the enabling pulses to the valves, fixes the number of valves for which the moment of natural unlocking has already come, but which are not yet turned on. Logic block 3 consists of two identical channels, each of which contains a trigger 7-12 with separate inputs and two groups of matching cells 13-18, 19, 21-24 with two inputs. The trigger is cocked (set to "one" state) by a pulse arriving at its input S from synchronization unit 1, and reset to state "zero by a pulse arriving at its input R via a feedback circuit from the output of a group of coincidence cells 19-24 . The first input of the coincidence cell 13-18 is from the trigger of the corresponding channel, which is in the "one" state, and to the second input, from the trigger of the previous channel, which is in the "zero" state. The signal arrives at the first input of the coincidence cell 19-24 from the output of the coincidence cell 13-18 of the corresponding channel, and the second from the null organ 4. At the output of these coincidence cells, a trigger pulse is formed. The condition for the initiation of a trigger pulse in a given channel is the presence of signals at the inputs of the coincidence cells of that channel. Thus, for example, when a zero-organ 4 is triggered, a trigger pulse occurs at the output of a coincidence cell 20, if trigger 8 is in the B state "one, and trigger T is in the zero state. In order to eliminate the incorrect operation of logic unit 3 in the event that impulse noise is triggered on its triggers, each input 5 of the trigger is connected through separation diodes to the inputs R of the triggers of the three other channels (in Fig. 3 these connections are not shown). The unit for converting the number of pulses to voltage 6 converts the number n, which expresses the number of triggers of logic unit 3 that are in the state "one to voltage (/". With and, with l 2 with f / H 2t / nM. Converter 5 consists from each group of coincidence cells. In each group there are two cells 25 and 26, 27 and 28, 29, 30, 31 and 32, 33 and 34, 35 and 36 with two entrances. The first inputs of each group of coincidence cells, for example 27 and 28, connected to the output of the first cell of coincidence 14 of the corresponding channel of logic unit 3. The second input of the first of these cells 27 connects the output the house of the trigger 9 is the next channel, and the second input of the cell 28 is with the output of the trigger 10 later than the channel in progress. The output of the first coincidence cell 27 of each group is connected to bus 37, and the second cell 28 to bus 38. Currently, only one of the logical channels In block 3, the first matching cell can be opened, for example, 14. At this moment, a unit other than the trigger 8 of this channel can contain the trigger 9 of the following channel and the trigger 10 of the later channel. If there is no one trigger in the unit state, or only ODRG trigger 8 is in this state (l 0 or n), then the above match cells 27 and 28 are closed and there is no signal () on buses 37 and 38. If in the "unit" state there are two triggers 8 and 9 (), then the first matching cell 27 of the corresponding group will be opened, the U t / pm signal will appear on the bus 37, and if in this state there are three triggers 8, 9, 10, then the second matching cell 28 will still be open and the signal will be connected to the bus 38 (Ujt 2Unu). Keys 37 and 38 are connected to keys that control two voltage sources, each with the value of C / pc, connected in series. Switches and voltage switches on the circuit of FIG. 3 not shown. The sweep voltage Up, consisting of two terms (t / p t / n-j-L n), is compared with the control one and at the moment of their onset of equality a trigger pulse is formed. FIG. 2 this moment corresponds to the angle of control a -. At the same time, the voltage decreases by i / pm, and therefore the sweeping voltage linearly increasing in the next time interval is shifted in phase by an angle of -. The next unlocking pulse will be shifted in phase relative to the previous one by an angle — that is, it will correspond to the steering angle a —. Then, at the time of the onset of the natural unlocking of the next valve, the corresponding trigger of logic unit 3 is cocked and the sweep voltage increases by {7pm. Consider the operation of the circuit.
При пуске все триггеры логического блока 3 устанавливают в состо ние «нуль.At start-up, all the triggers of logic unit 3 are set to the state "zero.
В момент наступлени естественного отпирари вентил соответствующий триггер, например 8, импульсом блока синхронизации 1 переводитс в состо ние «единица, открываетс чейка совпадени 14, нанр л ение генератора 2 с нул растет по линейному закону, напр жение на выходе преобразовател 6 равно нулю.At the time of the natural unlocking of the valve, the corresponding trigger, for example, 8, impulses synchronization unit 1 to the unit state, the coincidence cell 14 opens, the generator 2 generates zero linearly, and the output voltage of the converter 6 is zero.
Пусть напр жение управлени соответствует углу управлени - .Let control voltage correspond to control angle -.
Через промежуток времени, соответствующий углу -, в состо ние «единица 3After a time interval corresponding to the angle -, in the state of "unit 3
переходит триггер 9 и напр жение на выходе преобразовател 6 станет равным f/nM. Через промежуток времени, соответствующий углу - , развертывающее напр жение станет равным управл ющему, сработает нуль-орган 4 и на выходе чейки совпадени 20 будет сформирован отпирающий импульс, который через формирователь 5 постзпит на соответствующнй вентиль . Этим же импульсом триггер 8 будет переведен в состо ние «нуль, вследствие чего развертывающее напр жение уменьшитс на величину /пм- Затем будет переведен в состо ние «единица триггер 10 и т. д.trigger 9 passes and the output voltage of converter 6 becomes equal to f / nM. After a period of time corresponding to the angle -, the sweep voltage becomes equal to the control, the null organ 4 is triggered and at the output of the coincidence cell 20 a triggering pulse is formed, which through the shaper 5 is postpit to the corresponding valve. By the same impulse, trigger 8 will be transferred to the "zero" state, as a result of which the sweeping voltage will decrease by the value of / pm- Then the trigger trigger 10 will be transferred to the state, etc.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752169613A SU655062A1 (en) | 1975-09-01 | 1975-09-01 | Converter single-channel control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752169613A SU655062A1 (en) | 1975-09-01 | 1975-09-01 | Converter single-channel control device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU655062A1 true SU655062A1 (en) | 1979-03-30 |
Family
ID=20630860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752169613A SU655062A1 (en) | 1975-09-01 | 1975-09-01 | Converter single-channel control device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU655062A1 (en) |
-
1975
- 1975-09-01 SU SU752169613A patent/SU655062A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU655062A1 (en) | Converter single-channel control device | |
SU400024A1 (en) | TIME-PULSE PONIUS CONVERTER | |
SU263997A1 (en) | TIME-PULSE DIGITAL DEVICE | |
SU1361527A1 (en) | Pulse distributor | |
SU1109899A1 (en) | Adaptive analog-to-digital converter | |
SU517157A1 (en) | Distributor on -channels | |
SU1089693A1 (en) | Device for protecting three-phase load against phase alternation change and open phase | |
SU1125728A1 (en) | Device for forming width-modulated signals for adjusting inverter gates | |
SU731392A1 (en) | Frequency relay | |
SU598238A1 (en) | Switching apparatus | |
SU936360A1 (en) | Gate-type converter control device | |
SU1385283A1 (en) | Pulse sequence selector | |
SU1169170A1 (en) | Digital code-to-pulse repetition frequency converter | |
SU665303A1 (en) | Combination scanning device | |
SU493909A1 (en) | Pulse selector by duration | |
SU743194A1 (en) | Frequency converter | |
SU1019341A1 (en) | Periodic electrical signal stroboscopic converter | |
SU744941A1 (en) | Multiphase overlaying pulse shaper | |
SU467320A1 (en) | Pulsed zero organ | |
SU684725A1 (en) | Controllable pulse generator | |
SU1451831A1 (en) | Shaper of frequency-modified signals | |
SU394830A1 (en) | PHASE CONVERTER — TIME INTERVAL | |
SU482880A1 (en) | Pulse Length Converter | |
SU765970A1 (en) | Four-cycle pulse distributor for control of stepping motor | |
SU1552362A2 (en) | Random pulse flow generator control pulse flow generator |