Целью изобретени вл етс повышение точности преобразовател угла в код путем .автоматического регулировани амплитуд сравниваемых напр жений. Поотавленна цель достигаетс тем, что в преобразователь введены блок сравнени , избирательный усилитель, амплитудный детектор , интегрирующее звено, делитель напр жени и блок пороговых элементов, выход синусйо-косинусного вращающегос трансформатора через последовательно соединенные блок сравнени , избирательный усилитель , амплитудный детектор и интегрирующее звено подключен к управл ющему входу делител напр жени , другой вход которого соединен с выходом третьего формировател синусоидального напр жени , а выход подключен к другому входу блока сравнени , выход избирательного усилител подключен к одному входу фазового детектора, другой вход которого соединен с вторым выходом второго дешифратора, а выход через блок пороговых элементов подключен к другому входу блока управлени , третий выход второго дещифратора подключен к другому входу амплитудного детектора. В таком преобразователе осуществл етс автоматическа подстройка амплитуд информационного и компенсирующего напр жений , что повыщает точность преобразовател . Структурна схема преобразовател представлена на чертеже. Выход синусмо-косниусного вращающегос трансформатора 1 через последовательно соединенные блок 2 сравнени , избирательный усилитель 3, фазовый детектор 4 и блок 5 пороговых элементов соединен с одним входом блока 6 управлени . Выход фазового детектора 4 через преобразователь 7 напр жени в частоту подключен к другому входу блока 6 управлени , выход которого подключен к входу реверсивного счетчика 8. Выход избирательного усилител 3 через последовательно соединенные амплитудный детектор &, интегрирующее звено 10 подключен к управл ющему входу делител 11 напр жени . Генератор 12 импульсов подключен к делител м 13 и 14 частоты. Выход реверсивного счетчика 8 через блок элементов И 15, другой вход которого соединен,с выходом делител 13 частоты, подключен к входу разр дов делител 14 частоты. Выходы разр дов делителей 13 и соответственно 14 частоты через дешифраторы 16 и соответственно 17 подключены к формировател м 18, 19 и соответственно 20 синусоидального напр жени . Выходы формирователей 18 и 19 подключены к обмоткам возбуждени СКВТ 1, а выходформировател 20 подключен к другому входу делител 11 напр жени , выход которого св зан со вторым входом блока 2 сравнени . Второй выход аешнф ратора 17 подключен к другому входу фазового детектора 4, а третий выход к другому входу амплитудного детектора 9. СКВТ 1 преобразует угол поворота входного вала в напр жение, фазовый сдвиг которого пропорционален углу поворота входного вала. Выходное напр жение (напр жение СКВТ I) поступает в блок 2 сравнени , в котором складываетс в противофазе с компенсирующим напр жением с выхода делител 11. Из результата сложени выдел етс и усиливаетс перва гармоника, несуща информацию как о фазовом, так и о амплитудном разбалаисе сравниваемых напр жений. Избирательный усилитель 3 в тракте фазового детектора 4 определ ет посто нную времени , котора определ ет динамическую характеристику преобразовател угол-код в целом . Расщирение диапазона преобразовател 7 напр жени в частоту позвол ет до определенного предела скоростей изменени угла входного вала исключить динамическую ощибку. Знак и величина рассогласовани по фазе между сравниваемыми напр жени ми определ ет режим работы, т.е. суммирование или вычитание, и частоту заполнени реверсивного счетчика 8, а по амплитуде - коэффициент передачи управл емого делител 11 напр жени . Команды на режим работы, а также на остановку подачи импульсов от преобразовател 7 напр жени в частоту, вырабатываютс блоком 5 пороговых элементов в совокупности с блоком б управлени . Заполнение реверсивного сч.етчика 8 продолжаетс до тех пор, пока фазовый сдвиг между сравниваемыми напр жени ми не будет равен 180°. По мере уменьшени фазового разбаланса снижаютс частоты заполнени реверсивного счетчика 8. Чтобы, исключить колебательный режим у положени равновеси , введен блок 5 пороговых элементов, порог чувствительности которых должен быть равен половине цены младшего разр да . Изменение фазы компенсационного напр жени осуществл етс по цепи,составленной из блоков 8, 15, 14, 17, 20. Число, записанное в реверсивном счетчике 8, один раз за период формируемого сигнала переписываетс через блок 15 элементов И в делитель частоты 14. Команда на перенос числа вырабатываетс делителем частоты 13 в момейт , когда все триггеры устанавливаютс в нулевое положение. Отличие в работе делителей частоты 13 и 14 состоит в том, что записанное число в делитель 14 из реверсивного счетчика 8 эквивалентно начальной установке. Поэтому цикл делител 14 будет смещен во времени. Этот временной сдвиг кодовых/комбинаций в делител х 13 и 14 частоты преобразуетс дешифраторами 16 и 17 и формировател ми 18, 19 и 20 синусоидального сигнала в фазовый сдвиг напр жений.