2. Второй выход дискриминатора подключен к четвер тому входу первого триггера 6, ко вто рому входу второго триггера 7 и к пер вому входу второго элемента И 9, второй вход которого соединен со вторым входом первого элемента И 8 и с выходом второго триггера 7. Третий вход триггера 7 соединен с первым выходом блока установки режимов 5, второй, третий и четвертый выходы которого подключены соответственно к третьему входу первого элемента И 8, к третье му входу второго элемента И 9 и к первому входу блока пам ти 11. Второ третий и четвертый входы блока пам т 11 соединены соответственно с выходо второго элемента И 9, с выходом первого элемента И 8 и с выходом блока. счета 10, третий и четвертый входы к торого соединены соответственно с вы ходом первого триггера бис выходом генератора 4. Выход блока пам ти 11 подключен ко входу дешифратора 12 и к первому входу блока сравнени 13, второй вхо которого соединен с выходом блока сч та 10, а выход блока сравнени 13 по ключен к четвертому входу второго тр гера 7. Измеритель краевых искажений дискретных сигналов работает следующим образом. С выхода блока согласовани 1 сигнал (фиг. 2,а) поступает на вход блока формировани идеальных значащих моментов восстановлени 3, и по отрицательному перепаду сигнала с его выхода (фиг. 2,6) первый триггер 6 сбрасываетс в состо ние О, а сигналом с его нулевого выхода блок счета 10 удерживаетс в состо нии 0000. При наличии отрицательных искажений сигналом с первого выхода фазового дискриминатора 2 (фиг. 2,в) триггер б устанавливаетс в состо ние , а блок счета 10 сбрасываетс в состо ние О и начинает считать импульсы генератора 4. В режиме измерени индивидуальных искажений второй триггер 7 сигналом с выхода блока установки режимов 5 удерживаетс в состо нии О. Элементы И 8 и 9 по входам, св занным с нулевым выходом второго триггера 7, оказываютс разрешены, а потому по сигналу с выхода элемента И 8, начало которого совпадает с положительным перепадом напр жени на выходе блока формировани идеальных значащих моментов восстановлени 3, в блок пам ти 11 перезаписываетс содержимое блока счета 10, соответствующее величине отрицательного искажени . Выход блока 11 св зан с дешифратором 12, выход которого соедин емс непосредственно, например, с соответствующими электродами цифровых ламп-. В зоне измерени положительных искажений положительным перепадом сигнала с выхода блока формировани идеальных значащих моментов восстановлени 3 первый триггер 6 устанавливаетс в состо ние , блок счета 10 начинает счет и при наличии искажени импульсом со второго выхода фазового дискриминатора 2 (фиг. 2,г) через элемент И 9 содержимое блока счета 10, соответствующее величине положительного искажени , перезаписываетс в блок пам ти 11. Этим же сигналом сбрасываетс в состо ние О первый триггер б. Сигналы с выходов блока установки режимов 5, поступающие на входы элементов И 8 и 9, позвол ют задавать режимы измерени краевых искажений: положительных и отрицательных (разрешены оба элемента И), только положительных (запрещен И 8, разрешены 9) и только отрицательных (запрещен И 9, разрешен и 8). В режиме измерени степени стартстопных или степени синхронных искажений второй триггер 7 в состо ние О может быть обращен только сигналом с выхода блока сравнени 13. При наличии нулевых искажений в блоке пам ти 11 и блоке счета 10 выходным сигналом блока сравнени 13 второй триггер 7 устанавливаетс в состо ние О (фиг. 2,е}, и содержимое блока счета 10, соответствующее величине первого измер емого искажени , по сигналу, соответствующему положительному перепаду напр жени на выходе блока формировани иде альных значащих моментов восстановле ни 3, или по сигналу со второго выхода фазового дискриминатора 2 перезаписываетс в блок пам ти 11. Эти же сигналы поступают на соответствующие входы установки в i второго триггера 7, и если величина искажени следук цей измер емой посыл ки (фронта), отсчитываетс в блоке счета 10 в момент перезаписи ее в блок пам ти 11, по абсолютной величи не меньше содержимого блока пам ти 1 то перезапись происходит,так как эле менты И 8 и 9 запрещены сигналом с выхода второго триггера 7, Если же величина этого искажени больше, то в момент,когда содержимые блока счета 10 и блока пам ти 11 равны, блок сравнени 13 вьадает сигнал (фиг.2,д) сбрасывающий второй триггер 7 в О Сигналы с выхода второго триггера (фиг.2,е) разрешают элементы И 8 и 9 и соответствующим сигналом перезаписи (в примере сигнал с выхода И 9 фиг.2,ж) содержимое блока пам ти 11 замен етс большим по абсолютной вел чине содержимьн блока счета 10. Врем измерени степени искажени задаетс в блоке установки режимов 5 и поступает в блок пам ти 11 как сиг нал сброса в состо ние 00...00. Предложенный измеритель краевых искажений дискретных сигналов позвол ет повысить точность измерени во вс диапазоне до точности в наименьшем диапазоне известного устройства без увеличени количества оборудовани . Кроме того, из устройства исключа етс громоздкий и сложный переключатель диапазонов, что упрощает технологию изготовлени устройства и его эксплуатацию. Формула изобретени Измеритель краевых искажений дискретных сигналов, содержащий последо вательно соединенные блок согласовани и фазовый дискриминатор/ второй вход которого соединен с его первым входом через блок формировани идеальных значащих моментов восстановлени , второй вход которого соединен с выходом генератора, а также блок установки режимов и блок пам ти, о т л ичающийс тем, что, с целью повышени точности измерений, введены первый и второй триггеры, первый и второй элементы И, блок счета, дешифратор и блок сравнени , при этом вслход блока формировани идеальных значащих моментов восстановлени подключен к первому и второму входам первого триггера, к первому входу второго триггера, к первому входу первого элемента И и к первому входу блока счета, второй вход которого соединен с третьим входом первого триггера и с первыь выходом фазового дискриминатора, второй выход которого подключен к четвертому входу первого триггера, ко второму входу второго триггера и к первому входу второго элемента И, второй вход которого соединен со вторьгм входом первого элемента И и с выходом второго триггера , третий вход которого соединен с первым выходом блока установки режимов , второй, .третий и четвертый которого подключены соответственно к третьему входу первого И, к тpeтьe sy входу второго элемента Инк первому входу блока пам ти,второй , третий н четйертый входы которого соединены соответственно с выходом второго элемента И, с вьжодом первого элемента И и с выходом блока счета, третий и четвертый входы которого соединены соответственно с выходом первого триггера и с выходоь5 генератора, выход блока пам ти подключен ко входу дешифратора и к первому входу блока сравнени , второй вход которого соединен с выходом блока счета, а блока сравнен 1 подключен к четвертому входу второго триггера . Источники нкформацин, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР ( 524325, кл. Н 04 L 11/08, 1974.