SU608145A1

SU608145A1 - Digital differentiation arrangement

Info

Publication number: SU608145A1
Application number: SU752123100A
Authority: SU
Inventors: Абрам Аронович Липкин; Валерий Иванович Агибалов
Original assignee: Научно-Исследовательский Институт Прикладной Гидромеханики
Priority date: 1975-04-07
Filing date: 1975-04-07
Publication date: 1978-05-25

Description

1 .., one ..,

Изобретение относитс к области цифровой вычислительной техники и может быть применено при построении цифровых интегрирующих машин с одноразр дными прираще ми , которые часто называют цифровыми дифференциальными анализаторами (ЦДЛ).The invention relates to the field of digital computing and can be applied in the construction of digital integrating machines with one-bit increments, which are often called digital differential analyzers (CDL).

Известно устройство цифрового дифферендировгнн 1, в котором-на входы нуль-органа (след щего интегратора) подаютс с противоположным и знаками приращени df дифференцируемой функции f и приращени , получаемые на выходе, на вход подинтегральной функции которого поступают выходные импульсы нуль-органа df, а на вход переменной интегрировани - прнращени dx аргумента X, по которому требуетс дифференцировать функцию .It is known a digital differential device 1, in which the inputs of the null organ (the next integrator) are fed with opposite and incremental signs df of the differentiated function f and increments received at the output, the input zero impulses df of the input function, and to the input of the variable of integration - the expression dx of the argument X, by which it is required to differentiate the function.

Эта схема проста и строитс из широко примен емых блоков (интегратор, след щий интегратор), но в ней погрешности формировани производной f могут достигать юсьма больших значений.This scheme is simple and is constructed from widely used blocks (the integrator, the next integrator), but in it the errors in the formation of the derivative f can reach large values.

Наиболее близким по технической сущности к предложенному устройству вл етс yctройство цифрового дифференцировани {2, содержащее три цифровых интегратора, блок управленн , счетчик и делитель, прнчем выход первого цнфрового интегратора соединен с пер:The closest in technical essence to the proposed device is a digital differentiation device {2, containing three digital integrators, a control unit, a counter and a divider, and the output of the first digital integrator is connected to a pen:

вым входов нуль-органа, .второй вход которого к выходу второго цнфрового ий- тегратора, третий вход-к выходу делител ц первому входу счетчика, четвертый - к третьего цифрового интегратора, а выход нуль-органа - к первому входу третьего цифрового интегратора, второй вход которого соедини с выходом счетчика, и первому входу второго цифрового Интегратора.the zero input of the zero organ, the second input of which is to the output of the second digital inigator, the third input to the output of the divider first input of the counter, the fourth to the third digital integrator, and the output of the zero organ to the first input of the third digital integrator, the second the input of which is connected to the output of the counter, and the first input of the second digital integrator.

Недостатком известного устройства вл ет 19с низка точность.A disadvantage of the known device is the 19c low accuracy.

Целью изобретени вл етс повышение ТОчностн цифрового дифференцировани не путем усреднени вли ни , либо частичной ком-. пенсации возникающих погрешностей, а на ос ; нове возможно более полного исключени нх 5 основных схемных нсточннков.The aim of the invention is to increase the digital differentiation accuracy by means of averaging or a partial comp. Census errors that occur, and on the OS; It is possible to completely exclude them 5 basic circuit nstochnnkov.

Srite досТнгаетб тем, что в него введены два узла формнрованн пачек импульсов, при- чем входы обоих узлов формировани пачекSrite achieves by the fact that two nodes of the applied pulse bursts are inserted into it, and the inputs of both nodes of the formation of packs

11 импульсов соединены с выходом делител а первые выходы, обоих узлов формировани пачек импульсов подключены ко входу делител , второй выход первого узла формнровани пачек импульсов соединен со входом nepaoto Цифрового интегратора, а второй выход второго узла формнровани паМек импульсов подключен ко второму входу второго цифрового интегратора и второму входу счетчика.11 pulses are connected to the output of the divider, and the first outputs of both pulse shaping nodes are connected to the divider input, the second output of the first pulse shaping node is connected to the nepaoto input of the Digital integrator, and the second output of the second pulse shaping node is connected to the second input of the second digital integrator and the second input of the counter.

На чертеже показана схема предлагаемого устройства цифрового дифференцировани .The drawing shows the scheme of the proposed digital differentiation device.

Устройство содержит два одинаковых узла I 2 формировани пачек импульсов приращени dt машинной переменной t. каждый из которых состоит из двух клапанов усилител , одноразр дный двоичный делитель 3, двоичный счетчик импульсов 4, три интегратора 5, 6. 7 без регистров R н блок сравнени 8, состо щий из двух сумматоров 9 н 10, регистранакопител 11 и нуль-органа 12.The device contains two identical nodes I 2 of forming bursts of increment pulses dt of machine variable t. each of which consists of two amplifier valves, a one-bit binary divider 3, a binary pulse counter 4, three integrators 5, 6. 7 without registers R n comparison unit 8, consisting of two adders 9 n 10, a register 11 and a zero-body 12.

Каждый узел формировани пачек импульсов dt имеет входной и выходной клапаны 13, 14, S и 16, на входы которых поданы соответственно импульсы приращени переменной интегрировани dsldy) н машинной переменной dt, а также двоичный делитель 17 и 18.Each node forming pulse bursts dt has input and output valves 13, 14, S and 16, the inputs of which are fed respectively to the increments of the integration variable dsldy) and the machine variable dt, as well as the binary divider 17 and 18.

Выход узла I (его выходного клапана) соединен с входом , а выход узла 2 - со входом счетчика 4 и входом «- интегратора 6. , На вход подинтегральиой функции интегратора 5 поданы импульсы гфиращени dz, аналогичный же вход интегратора 6 соединен с выходом блока сравнени 8, генерирующего импульсы приращени df искомой производной f, которые кроме того поданы на вход«- переменной интегрировани интегратора 7.The output of node I (its output valve) is connected to the input, and the output of node 2 is connected to the input of counter 4 and the input of integrator 6. At the input of the integrator function of integrator 5, a pulse of dz is fed, the same input of integrator 6 is connected to the output of the compare unit 8, generating impulses of increment df of the desired derivative f, which are also fed to the input of the integrator integration variable 7.

Блок сравнени 8 содержит входной сумматор 9, регистр накопитель 11 со своим сумматором 10 и нуль-орган 2, выход которого вл етс выходом этого блока и всего устройства в целом. Ко входу сумматора 9 подключены выходы интеграторов 5 и б (при отсутствии регистров R ими вл ютс выходы кодов про-, изведен П подинтегральной функции на единичное приращенне переменной интегрировани ), выход этого сумматора через сумматор 10 присоединен ко входу регистрй - накопител .Comparison block 8 contains an input adder 9, a register drive 11 with its adder 10 and a null organ 2, the output of which is the output of this block and the device as a whole. The inputs of the adder 9 are connected to the outputs of the integrators 5 and b (in the absence of the registers R they are the outputs of the codes that are projected, produced by the integrand function per unit increment of the integration variable), the output of this adder is connected to the input of the accumulator through the adder 10.

Выход однора.чр дного делител 3 подключен еще и к nemJM сброса кода из регистранакопител в регистр разбаланса нуль-орга1}а 2 и кода из счетчика 4 в регистр подинтегральной функции интегратора 7, дл которого регистром R служит регистр разба ганса иуль-органа 12.The output of the single-slot divider 3 is also connected to the nemJM of resetting the code from the register to the unbalance register null-11} a 2 and the code from counter 4 to the integrand-integrator function register 7, for which the register R is the register of the balance of junction-il-organ 12.

Первый импульс dx(dY), пришедший на вход узла 1 (2), открывает выходной клапан этого узла. В результате с выхода узла I (2) на вход, неременной интегрировани делите . л н счетчика 3, 4 начинают прступать импульсы приращени машинной переменной dt. Двоичные делители 17 и 18 в узлах I и 2 одинаковый осуществл ют деление на целое число N. После прохождени N импульсов dx{dY) выходной импульс с делител закрывает входной и выходной клапаны узла (2) и поступает на одноразр дный делитель 3. Таким образом , пачка, состо ща из п-у(пх), импульсов dt формируетс узлом {2) на интервале, равном isf-i периодов следовани импульсов dx(dY)The first pulse dx (dY), which came to the input of the node 1 (2), opens the output valve of this node. As a result, from the output of node I (2) to the input, the time-constant integration of the divide. ln counter 3, 4 start to increment the pulses of the machine variable dt. Binary dividers 17 and 18 at nodes I and 2 are equally divided by an integer N. After passing N pulses dx (dY), the output pulse from the divider closes the input and output valves of the node (2) and goes to a one-bit divider 3. Thus A packet consisting of ny (np) pulses dt is formed by a node (2) on an interval equal to isf-i pulse-following periods dx (dY)

Число пх импульсов dt в пачке, формируемой узлом 2, фиксируетс счетчиком 4. окончании формировани обеих пачек выходНой импульс с од рразр диого делител 3 OTкрывает входные клапаны узлов 1 и 2, после чего каждый из этих узлов получает возможность формировани новой пачки импульсов dt дл очередного 1икла сравнени . J Импульсы пачек разрешают поступление кодов подиитегральных функций z и f из интеграторов 5 и 6, в блок сравнени 8. Сумматоры 9 и 10 обеспечивают в каждом цикле сравнени образование в регнстре-накопителе Г этого узла разности h,, кодовых и п .кодов f (приThe number of phi pulses dt in the packet formed by node 2 is fixed by counter 4. when the formation of both packs is completed, the output pulse from the odd divider 3 OT opens the input valves of nodes 1 and 2, after which each of these nodes is able to form a new packet of pulses dt for the next 1 comparison. J Packet pulses permit the arrival of the z-f and z-f codes from integrators 5 and 6 into the comparison block 8. The adders 9 and 10 provide, in each comparison cycle, the difference of the code, h and code f in the regnstra-drive G of this node ( at

этом коды г и f не остаютс посто нными, так как в ходе цикла сравнени на входы соответствующих регистров интеграторов могут поступать импульсы приращени dz и dfp. Момент фиксации разбаланса (окончани Цикла сравнени ) определ етс сигналом с выхода одноразр дного делител 3, по которому код разбаланса из регистра-накопител сбрасываетс в регистр разбаланса нуль-органа 12 блок 8, а код h, из счетчика 4 в регистр подинтегральной функции интегратора 7. Знак импульсов df приращени производной f, генерируемых нуль-органов 12 Определ етс знаком кода разбаланса.In this case, the codes r and f do not remain constant, since during the comparison cycle, the inputs of the corresponding integrator registers can receive increments dz and dfp. The moment of fixing the imbalance (the end of the Comparison Cycle) is determined by the signal from the output of the one-bit divider 3, according to which the unbalance code from the drive register is reset to the zero-body unbalance register 12 block 8, and the h code from counter 4 to the integrator integrator 7 register 7 The sign of the pulses df of the increments of the derivative f generated by zero-bodies 12 Determined by the sign of the unbalance code.

В приведенном выше описании, входы переменной интегрировани интеграторов 5 и 6, .к которым подключаютс выходы узлов 1 и 2,In the above description, the variable integration integrator inputs 5 and 6, to which the outputs of nodes 1 and 2 are connected,

5 определены дл случа , когда переменные х и у на интервале исследовани монотонно возрастают , и импульсы их приращени dx, dy положительны. Если импульсы dy отрицательны , то пачки импульсов dt с выхода узла 15 are defined for the case when the variables x and y on the study interval monotonously increase, and the pulses of their increments dx, dy are positive. If dy pulses are negative, then the dt pulse bursts from node 1 output

0 должны подаватьс на вход «- (а не « + ) переменной интегрировани интегратора 5. Если же отрицательны импульсы d, то аналогичный выход второго узла нужно присоединить к входу « + (а не «-) переменной интегрировани интегратора 6.0 must be fed to the input “- (but not“ +) integrator integration variable 5. If the pulses d are negative, then the same output of the second node must be connected to the input “+ (and not“ -) integrator integration variable 6.

В случае, когда импульсы dx или dy знакопеременны , необходимо обеспечить автоматическую коммутацию цепи св зи соответствующего интегратора с узлом 1 или 2. Например, при знакопеременности импульсов dy выход узла можно соединить с обоими входами переменной интегрировани интегратора 5 через клапаны, один из которых ( на входе «-f) открываетс положительными и закрываетс отрицательными, а другой (на входе «-) открываетс отрицательными и закрываетс по5 ложительными импульсами dy. Если знакопеременные обе последовательности импульсов dx, dy, то такие клапаны должны быть установлены на входах переменной интегрировани как интегратора 5, так и интегратора 6.In the case when the dx or dy pulses are alternating, it is necessary to ensure automatic switching of the communication circuit of the corresponding integrator with node 1 or 2. For example, when the alternation of pulses dy, the output of the node can be connected to both inputs of the integrator variable 5 integrating through the valves, one of which (on the input "-f) is opened with positive and closed negative, and the other (at the input" -) opens with negative and closed with positive dy pulses. If alternating both sequences of pulses dx, dy, such valves should be installed at the inputs of the variable integration of both integrator 5 and integrator 6.

Так как цифровые дифференциальные сиг° налнзаторы оперируют только с непрерывными переменными, то изменение знака импульсов dx(dY) в некоторой точке t означает проjitdxSince digital differential signals operate only with continuous variables, changing the sign of the pulses dx (dY) at some point t means pro jitdx

хождение производнойderivative derivative

через dtin dt

dtdt

Нуль и сильное увеличение периода следова5 ни импульсов dx(dY) в окрестности этой точки . Точно так же и изменение знака производной f сопр жено с ее обнулением.Zero and a strong increase in the period of the trace5 of the pulses dx (dY) in the vicinity of this point. In the same way, a change in the sign of the derivative f is associated with its zeroing.

Claims

In cases solved on digital differential analyzers, such cases are rare, and the proposed automatic circuit switching with the help of valves installed at the integrator integrator 5 or (and) 6 inputs is trivial. The pulses df from the output of the null organ 12 are fed not only to the input of the register of the integrand function of the integrator 6, but also to the input of the “- integrator integration variable 7; whereby, the code n is subtracted from the code stored in the null-organ imbalance register. After zeroing the contents of the imbalance register, df pulses are stopped. Thus, the numberAf of pulses df received as a result of a comparison cycle in the integrator's pefHcrp function b compensates for the error in the value of the derivative V that took place in this cycle and, being n, once transmitted to the register — the accumulator, determined the there is an imbalance code. However, in reality, the probability of zeroing the register of the null organ 12 is very small, since the error Af, like the actual value of the function f itself, does not remain constant over the cycle time compared. Therefore, the unbalance code is generally not a multiple of n ". However, this only leads to the fact that after generating the value of Af with an excess of one unit, the sign of the contents of the imbalance register begins to change with each machine iteration, and with the same frequency, the unit pulsates in the lower order of the integrand 6 register, which is almost equivalent reset the imbalance register and the code position f. The update of the latter (the change by the value of A f) begins immediately after the signal on the end of the comparison cycle and ends either in the interval between two successive cycles or at the beginning of the next comparison cycle. Naturally, in this comparison cycle, the unbalance code in the register-accumulator of node 8, due to the variability of the derivative f, in the general case will turn out to be non-zero again. It is easy to see, however, that when the true value of P is reached, it will differ very little from zero. In fact, if the comparison cycle had started at the moment of the arrival of the dx n dy increments at the same time as the T4 time interval, at the moment of the next simultaneous arrival of the dx and dy pulses, each pulse dy would cause the code block z to be output to the adder and 1 each pulse of the dx code), then, with the true value of the latter, as a result of this cycle, a zero imbalance code would indeed form in the drive register. Under such conditions, in the time Tp, it would have passed through the P of the pulses dy, which follow with a period Tt and PD of the pulses dx, which follow with the period Tj. since there were Tdp Ti from whence But in the proposed scheme the number n, and n pulses dt in the bursts formed by the nodes 1,2 and also controlling the arrival of the codes z and (-f) in the comparison block 8, are defined as v-CN-D 1-, 1 m. (N-1) 1, where T ", is the period of the following machine iterations (pulses dt). So the idea is the same ratio -. -SY IY. tj-y 1. Note that this ratio is not quite accurate, because the values of the periods T, n TY during the comparison cycle time Tt do not remain constant. And the point here is not only and not so much in the change of derivatives of X and U for a short time T, but in the features of the operation of digital differential analyzers. Indeed, even if the increments dx (dy) are formed by the digital integrator, the constant code register of the integrand function stores a constant code, and the input variable dt pulses the measured variable T (Tu), which are measured the number of periods Tn is often distinguished by one from each other, because the fill factor of the register of the integrand function is not a simple fraction of a buffer. With sufficiently large values of ratios and -Lr (which are always 1 and 1 integer numbers) this is not significant and the divisor 17 and 18 nodes I and 2 it is advisable to realize the number N 2. ffo at small values n can Gg Tm . It is advantageous to increase this number in order to avoid the frequent occurrences of the Af corrections with alternating signs in the value of the desired derivative f. True, with increasing N, the frequency of updating the value of the derivative f decreases. Therefore, the choice of the value of N must in each case be consistent both with the values of relations 1 and - and with the expected rate of change of the function f, in accordance with which in dividers 17 and 18 of nodes 1 and 2 and each. It is necessary to provide feedbacks between their outputs and the inputs of their binary bits. as required toggle switches. The effect of increasing the accuracy of the differentiation operation by the proposed device, as compared to the prototype and other known modifications, is determined by the use of a comparison block in which the correctness of the derived value of the derivative is checked based on a comparison of the complete, rather than quantized, changes of the corresponding integrals (transfer registers from integrators unit comparison), rational organization of comparison cycles using nodes 1 and 2, and finally using integrator 7 to determine bending Af in the value of the derivative f. which took place in the comparison cycle, and her. | {eeDL & {Noah compensations. This situation leads to the elimination of the oscillations of the functions f that are inevitable for this type of function relative to its true value of f, the period and amplitude of which is greater than the delay in determining the deviation of f-f mentioned at the beginning of the description. The effect of increasing the accuracy of differentiation increases with an increase in the ratio of "(. T Tutheyi" -. (-Ffr (where τ, IM, IM are the periods of the following pulse increments, respectively, by the integration of X, Y and machine variable t ,. The proposed device is constructed from standard elements and can be quickly created in any enterprise engaged in the development and manufacture of digital computing technology and, in particular, machines such as digital differential analyzers. Invention Device | Digital Differentiation Technology, C6der 1a Three digital integrators; Comparison unit, a counter and a divider, the output of the first digital integrator co-If If is connected to the first input of the zero-organ, the second input of which is connected to the output of the second digital integrator, the third input to the output of the divider and the first input of the counter The fourth to the output of the third digital integrator, and the output of the il-orgaia-to the first input of the third digital integrator, the second input of which is connected to the output of the counter, and the first input of the second digital integrator, in order to improve the accuracy spine, into it two impulse forming units, with the inputs of both units forming impulses with the output of the divider, and the first outputs of both units forming the impulses are connected to the input of the divider, the second WY; the stroke of the first pulse shaping unit is connected to the input of the first digital and integrator, and the second output of the second burst formation unit is connected to the second input of the second digital integrator and the second input of the counter. Sources of information taken in review during examination:. Mayorov, V.F. Electronic Digital Integrating Machines, Mashgiz, M., 1962.

2. USSR author's certificate No. 404095, cl. Q 06 J 1/02, 09/08/22.