мутатора. Одкн вход второго элемента ИЛИ соединен с выходом элемента И, входы которого подключены к выходам счетчика. Вход дополнительного коммутатора соединен с выходом третьего элемента задержки. Это позвол ет расширить область применени устройства. На чертеже изображена блок-схема предложен-, ного устройстаа. Устройство содержит входной 1, основные 2 и адресные i регистры сдвига, первый элемент ИЛИ 4, элемент И 5, элемент Запрет 6, триггер 7, счетчик 8, коммутатор 9, второй элемент ИЛИ 10, блок формировани призна1сов выборок И, допо }штельный коммутатор 12, первый 13, второй 14 и третий 15 элементы задержки и элемент И 16. ОдаГн вход триггера 7 подключен к выходу элемента ИЛИ 4, другой - к выходу элемента Запрет 6, вход которого соединен с выходом злеменга ИЛИ 4. Выходы триггера 7 соединены со входами элемента ИЛИ 10 и через элемент задержки И со входами блока 11, вмходы которого подключены ко входам коммутатора 9, а вход - к выходу злеме гц 10, «ходу 8 и управл юидему входу коммугачоргч 12, выходы которого подключены к унрапл шшим входам комму1-атора 9. Одш вход элемента ИЛИ 10 соединен с выходом элемента И S, вхолы которого поДклочены к выходам 8- Вход коммутатора 12 соединен с выходом элемента задермски 15. Рассмотрим иринд1т работы устройства при емкости счег1ика 8, равной 7. (признак) кадра с вь(хода регистра 1 поступает в первьш. регистр 2, а затем -автоматически переписываетс из регисфа в регистр и следует к выходу таких регистров. Одновременно этот адрес поступает и на вход злемента ИЛИ 4. При этом па его выходе по вл етс о гнал сушествешгой выборки. Этот сигнал nocjyiTaeT в счетчик 8, в котором записываетс символ едишшы, проходит на вход запрета злемента Запрет 6, поступает на один вход триггера 7, сх)стр ние которого не измен етс . Допустим, что очередные четыре выборки так3ke значительны, тогда: в счетчике 8 будет записано число 5 (код 101). Предложим, что шеста выборка стала пустей , т.е. эо всех разр дах данной выборки-символы нулей. Така выборка в регистрах 2 на записываетс , и на выходе злемента ИЛИ 4 сигнала нет. При этом тактовый сигнал ТИ проходит через, элемент Запрет 6 на его выход и поступает на другой вход триггера 7, которьхй перебрасьшаетс , и на его выходе по вл етс шгнал. Ои проходит через элементы ИЛИ 10 считьшает код числа из сдатчика 8. Признак значимости из блока И (код 1) поступает на управл ющий вход коммутатора 12 в качестве сжгнала продвижени . На выходе коммутатора 12 по вл етс гагнал, и код 1101 запнсываетс в разр дах первого решстра 3. Сигнал с выхода триггера 7 поступает также через элемент задержки 14 блока 11. Одновременно с выхода элемента Запрет 6 сигнал через элемент задержки 13 покупает на счетный вход счетчика 8, и в нем эаписьшаетс код едишшы. Допустим, что следуюпще выборки также пустые, поэтому тактовые сигналы ТИ с выхода элемента Запрет 6 поступают на вход триггера 7, состо ние которого не измен етс . Одновремешсо ТИ поступают на вход счегшка 8, который подсчитьшаетих . Предположим, что пocлeдoвaтeлы o прошло 7 nyciTiix выборок, и счетчик 8 перепол1шлс (код 111). В этом случае элемента И 5 формирует сигнал, поступающий в элемент ИЛР 10. На его выходе по вл етс сигнал, который проходит на вхрдьг 8 и блока 11. В {зезультатё с их выходов на вход коммутатора 9 поступает код 0111. Одновремешю с выхода элемента ИЛИ 10 сигнал продшгеенн проходат на управл ющий вход коммутатора 12, и на его выходе по вл етс сигнал, поступающий на соответствующий управл ющий вход коммутатора 9. Код 0111 записыйзетс в соответстиую1Ш1Х разр дах регасторк 3. В атом случаи ИИ в триггере 7, ин в блоке 11 никаких изменений но происходит, поэтому следующа пуста выборка зшшсыааетс как снмиол еди1Шцы в счегшке 8, а сигнал с вькода элемента Запрет 6, itocfyiuiijiiuui на иход триггера 7, не вызывает изменений. Г1ред1шло ии.), что чйгьгрнадцата выборка пришла значимой (т.е. хот бы в одном из ее разр дов записан символ еданицы). Она эаписьюаетс в регастрах 2, и на выходе элемента ИЛИ 4.по вл етс сигнал, KOTopboi посэупает la вход элемента Запрет 6 и закрывает его, проходит на вход триггера 7 и перебрасьшает на его выходе по вл етс сигнал. Этот сигнал через элемент ИЛИ 10 считьшает из счетчика 8 код числа 001, из блока 11 признак Пустьсх выборок (в дагшом примере сигнала нет, что соответствует коду 0), С выхода элемента ИЛИ 10 он проходит также на управл ющий вход распределител 12, на его вькоде по вл етс сигнал, и код 0001 записьшаетс в соответствуюидах адресных регистров 3. Сигнал с выхода триггера 7 поступает такж&| через элементы задержки 14 в блок 11. Одновре-Э менно с выхода элемента ИЛИ 4 сигнал через элемент задержки 13 проходит на вход счетчика 8, и в нем записьюаетс код 1 и т.д. В момент окончани кадра в счетчике 8 может оставатьс Какое-то число. Поэтому сигнал окончани кадра ТИ поступает на вход злемента ИЛИ 10, который формирует сигнал считьтани , и нз счетчика 8 и блока 11 соответствующий код поступает на вход коммутатора 9. Этот сигнал проходит на вход коммутатора 9, и подготав/швает коммутатор 9 дл записи поступив1иего на его вход кода в регистры 3, Кроме того, сигнал окончани ТИ возвращает в исходное состо ние триггер, коммутатор 12 и блокП, на выходеmutator. Odnn input of the second element OR is connected to the output of the element And, the inputs of which are connected to the outputs of the counter. The input of the additional switch is connected to the output of the third delay element. This allows a wider range of application of the device. The drawing shows a block diagram of the proposed device. The device contains input 1, main 2 and address i shift registers, first element OR 4, element AND 5, element Ban 6, trigger 7, counter 8, switch 9, second element OR 10, block of recognition of samples AND, add-on switch 12, the first 13, the second 14 and the third 15 delay elements and an AND 16 element. The trigger input 7 is connected to the output of the OR 4 element, the other to the output of the Ban 6 element, whose input is connected to the output of the OR 4. The trigger 7 outputs are connected to the inputs of the element OR 10 and through the delay element AND with the inputs of block 11, vmho Which are connected to the inputs of the switch 9, and the input - to the output of the Hz 10 input, “Move 8 and the control of the Commigarch 12 input, the outputs of which are connected to the common inputs of the Communicator 9. Single input of the OR 10 element is connected to the output of the AND S element The holes of which are connected to the outputs 8 - The input of the switch 12 is connected to the output of the element 15 zadermsky. Consider the device operation irind1t with a capacitance of the card 8 equal to 7. (sign) of the frame with v (the register 1 goes to the first. Register 2 is then automatically rewritten from the registry to the register and proceeds to the output of such registers. At the same time, this address also arrives at the input of the element OR 4. At the same time, the PA of its output appears to drive the next sample. This signal nocjyiTaeT into the counter 8, in which the symbol of one is written, passes to the input of the prohibition of the element Ban 6, goes to one input of the trigger 7, cx which setting does not change. Suppose that the next four samples, such as 3ke, are significant, then: in the counter 8, the number 5 will be recorded (code 101). We suggest that the pole selection became empty, i.e. These are all bits of a given sample — the characters are zeros. Such a sample in registers 2 is recorded, and at the output of the element OR 4 there is no signal. When this clock signal TI passes through, the element of the Ban 6 on its output and enters the other input of the trigger 7, which is shifted, and at its output appears a signal. Oi passes through the elements OR 10 reads the code of the number from the sender 8. A sign of significance from the AND block (code 1) goes to the control input of the switch 12 as szhgnala advancement. A gagnal appears at the output of switch 12, and code 1101 is written into the bits of the first resistor 3. The output signal from trigger 7 also enters through delay element 14 of block 11. At the same time, from output of prohibition 6, the signal through delay element 13 buys into the counting input of the counter 8, and the code of one is written in it. Suppose that the next sample is also empty, so the clock signals TI from the output of the element Ban 6 are fed to the input of trigger 7, the state of which does not change. At the same time, TIs arrive at the entrance of the screw 8, which is calculated. Suppose that the successors o passed 7 nyciTiix samples, and the counter 8 overflows (code 111). In this case, element 5 generates a signal arriving at element ILR 10. At its output, a signal appears that passes to port 8 and block 11. Code from their outputs, the input of switch 9 receives the code 0111. OR 10 the signal is passed to the control input of the switch 12, and its output is a signal arriving at the corresponding control input of the switch 9. The code 0111 is written to the corresponding 1 × 1X bits of the regastec 3. Atomic cases of AI in the trigger 7, or in block 11 no change but happens poe The next empty sample CB zshshsyaaets like snmiol edi1Shtsy schegshke to 8, and the signal from element vkoda prohibition 6, itocfyiuiijiiuui on ihod trigger 7, caused no change. The first is that the 18th sample came significant (i.e., at least one of its bits contains the symbol of unit). It is recorded in regasters 2, and at the output of the OR 4 element. A signal is received, KOTopboi detects the input of the element Ban 6 and closes it, passes to the input of the trigger 7, and throws a signal at its output. This signal through the element OR 10 reads the code of the number 001 from the counter 8, from the block 11 the sign Let xs of samples (in the next example there is no signal, which corresponds to code 0). In the code, a signal appears, and the code 0001 is written in the corresponding address registers 3. The signal from the output of the trigger 7 also goes & through the delay elements 14 into block 11. At the same time, from the output of the element OR 4, the signal through the delay element 13 passes to the input of the counter 8, and the code 1 is recorded in it, etc. At the time of the end of the frame in the counter 8 may remain some number. Therefore, the TI frame termination signal is fed to the input of the OR 10 element, which generates a scoring signal, and from the counter 8 and block 11, the corresponding code is fed to the input of the switch 9. This signal passes to the input of the switch 9, and prepares / sends the switch 9 to record its input code in registers 3, In addition, the signal termination TI returns to its original state trigger, switch 12 and the block, the output
которого при этом по вл етс сигнал окончани адресной посылки, проход цдай через коммутатор 9 в соответствующие разр да регистров 3.which, at the same time, the signal of the end of the address parcel appears, pass through the switch 9 into the corresponding register bits 3.