SU474013A1 - Устройство дл расчета длины строки - Google Patents
Устройство дл расчета длины строкиInfo
- Publication number
- SU474013A1 SU474013A1 SU1947712A SU1947712A SU474013A1 SU 474013 A1 SU474013 A1 SU 474013A1 SU 1947712 A SU1947712 A SU 1947712A SU 1947712 A SU1947712 A SU 1947712A SU 474013 A1 SU474013 A1 SU 474013A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- format
- input
- block
- string
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники и предназначено дл использовани в наборно-программирующих и наборно-печатно-кодирующих аппаратах дл изготовлени перфоленты-программы управлепи паборным автоматом.
Известные устройства дл расчета длины строки содержат схему блокировки расчета и записи программы, блок заказа номера формата , преобразователь кода номера с|)ормата в соответствующий код длины строки, счетшк , преобразователь кодов, буферный накопитель , сумматор, индикатор формнрованн строки и блок определени зоны выключки, подключенный к сумматору, индикатору формировани строки и буферному накопителю.
В известных устройствах момент вхождени в зону выключки онредел етс путем добавлени к содержимому сумматора числового значени выключающей способности шнационных клиньев, использованных в строке, с последующим восстановлением содержимого сумматора до значени , накопленного к началу операции.
Недостатком в них вл етс иеобходимость визуального контрол за установкой формата строки, что неэффективно из-за относительно высокой скорости формировани программы в системах ручного программировани набора.
В известных устройствах, позвол ющих автоматизировать контроль установки исходного параметра набора (формата), контроль установки формата строки и моделирование заполнени ее длины производитс в разные моменты времени.
Целью изобретени вл етс упрощен е устройства дл расчета длины строки.
Сущность изобретени заключаетс в том, что в устройство введены нндикатор нулевого
состо ни сумматора, в.ход которого подключен ко второму выходу сумматора, выход - через схему блокировки расчета и записи программы - к третьему входу блока определени зоны выключки, и переключатель режима
выборки, входы которого соединены соответственно со вторым и п тым входами устройства, выход подключен к третьему в.ходу буферного наконител , четвертый вход которого через преобразователь кода номера формата соединен с выходом блока задани номера формата .
На чертеже представлена блок-схема предлагаемого устройства.
Оно содержит сумматор 1, переключатель 2
режима выборки, блок 3 задани номера формата, преобразователь 4 кода номера формата, блок 5 определени зоны выключки, схему 6 блокировки расчета и записи программы , буферный накопитель 7, индикатор 8 иулевого состо н1 сумматора, преобразователь
кода 9, счетчик 10, индикатор 11 формировани строки, входы 12-16 и выход 17 устройства .
Работает устройство следующим образом.
При включении иаборно-программирующего аипарата (сигиал «сеть) или в момент окончани строки (сигнал «конец строки) в процессе набора в сумматор 1 записываетс код численного значени заданного формата строки , а переключатель 2 режима выборки устанавливаетс в состо ние, ири котором может быть осуществлен режим «контроль формата строки.
Исходный иараметр набора (формат) оператор-программист устанавливает с помощью клавишных переключателей блока 3 задани номера формата. Каждому переключателю блока 3 присвоен определенный индекс в тинографской системе измерений (квадрат), наиример 0,25; 0,5; 1; 2; 4 квадрата, а также весовой коэффициент в двоичной системе - 2°; 2; 2 соответственно.
Преобразователь 4 кода номера формата в код численного значени длины строки (формат ) считывает состо ние элементов блока 3 по и.х весам 2 и т. д. Панример формату 5,5 квадрата соответствует двоичный код числа 22.
С некоторой задержкой, завис щей от времени установлени в сумматоре 1 числеииого значени формата строкн, на один вход блока 5 определени зоиы выключки иодаетс сигнал, соответствующий сигналу «сеть нли сигналу «конец строки и разрешающий цикл работы блока 5, в процессе которого вырабатываетс сери импульсов выборки и сигналы управлени цеп ми иереноса сумматора 1.
Одновременно этим же сигналом схему 6 блокировки устанавливаетс в состо ние, при котором заирещаетс расчет и запись на носитель элементов ирограммы, а также блокируетс полный цикл работы блока 5.
Через буферный накопитель 7 по первому импульсу выборки цикла работы блока 5 в режиме «коитроль формата строки, задаииом переключателем 2, разрешаетс перепись в сумматор 1 кодовой комбинации числеиного значени формата строки из преобразовател 4.
Если в результате этой операции в сумматоре 1 образуетс машинный нуль (положительный или отрицательиый в зависимости от представлени исходного параметра набора), то на выходе иидикатора 8 нулевого состо ни сумматора 1 по вл етс сигнал, сннмающий со схемы 6 состо ние блокировки расчета и записи нрограммы и запрета полного цикла работы блока 5. Тогда но второму импульсу выборки через буферный накопитель 7 вновь подаетс численное значение формата строки и фиксируетс в сумматоре 1. По третьему имиульсу цикла производитс подготовка устройства дл расчета длины строки к приему
иовои серии сигналов в процессе моделировани строки.
Если же в результате переписи числеиного значени формата строки по перво.му имн мьсу выборки в сумматоре 1 машинный нуль не образуетс , то состо ние блокировки расчета и заниси нрограммы, а также занрета полного цнкла работы блока 5 сохран етс . В этом случае схема б блокировки индицирует сигиал
«ошибка, который иоказывает онератору, что устройство не готово к работе.
Сигнал, определ ющий тип шпанклииа, использованного в наборе, подготавливает к работе преобразователь кода 9 числа щнацклиньев в строке в код численного значени их сумматорной выключающей способностн.
В процессе набора в сумматор 1 но одному каналу последовательно ввод тс сигналы, соответствующие числовому з11аче1И1ю unipiiиы тинографских знаков или чис.ювому значению мииимальиой ширины выбранного щпацклина (междуслойного пробела).
Одновременно с этими сигналами на другой вход переключател 2 режима выборки и
другой вход блока 5 поступает сигнал, разрешающий цикл работы этого блока, а переключатель 2 станавл1И5аетс па режим «моделироваиие .
Синхронно с по влением сигнала числового
значени минимальной ширины выбранного щиацклина на вход счетчика 10 подаетс сигнал набора междусловного пробела.
Подсчет числа .междусловных пробелов сопровождаетс возникновением на выходах
преобразовател кода 9 числового зпаченн нх суммарной выключаюндей способности, которое через буферный наконитель 7 в момент, согласованный с циклом работы блока 5 определени зоны выключки, поступает в сумматор 1.
При поступлении сигна;1ов числового значени ширины тиног|1афских знаков или числового значени .минимальной пл1рины выбранного шпацклина результат сложени с выхода сумматора 1 передаетс на индикатор II формировани строки и, но разрешающим сигналам управлени с блока 5, далее на элементы световой ннднкации нереполнени формата.
По первому импульсу выборки через буферный накопитель 7 в сумматор 1 поступает числеиное зпаче1И1е суммарпой выключающей способностн шпацклиньев, использованных при иаборе.
Результат этой операции нспо,-1ьзуетс дл определени моме)Па перепо.чненн разр дной сетки сумматора 1, а, в.месге с тем, п определени момента вхожденн в зону В15 ключки.
По второму имнульсу выборки в сумматор 1 вновь подаетс величина суммарной выключающей способности шнанклнньев в строке. При этом в сумматоре остаетс число, моделируюни е заполнение формата строкн с М1ИИ мальным междусловным пробелом.
По третьему импульсу цикла работы блока 5 устройство дл расчета длины строки подготавливаетс к приему новой серии сигналов.
Предмет изобретени
Устройство дл расчета длины строки, содержащее блок задани номера формата, преобразователь кода номера формата, блок определени зоны выключки, первый вход которого объединен со входом схемы блокировки расчета и записи программы и подключен к первому входу устройства, второй вход которого соединен со вторым входом блока определени зоны выключки, три выхода которого соединены с первыми входами соответственно сумматора, буферного накопител и индикатора формировани строки, второй вход которого подключен к первому выходу сумматора, второй вход которого соединен с выходом
буферного накопител , второй вход которого через преобразователь кода подключен к выходу счетчика, вход счетчика подключен к третьему входу устройства, четвертый вход
устройства подключен к выходу схемы блокировки расчета и записи программы, отличающеес тем, что, с целью упрощени устройства, в него введены индикатор нулевого состо ни сумматора, вход которого подключей ко второму выходу сумматора, выход - через схему блокировки расчета и записи программы - к третьему входу блока определени зоны выключки, и переключатель режима выборки, входы которого соединены соответственно со вторым и п тым входами устройства, выход подключен к третьему входу буферного накопител , четвертый вход которого через преобразователь кода номера формата соединен с выходом блока заДани номера формата.
15
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1947712A SU474013A1 (ru) | 1973-07-20 | 1973-07-20 | Устройство дл расчета длины строки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1947712A SU474013A1 (ru) | 1973-07-20 | 1973-07-20 | Устройство дл расчета длины строки |
Publications (1)
Publication Number | Publication Date |
---|---|
SU474013A1 true SU474013A1 (ru) | 1975-06-14 |
Family
ID=20561067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1947712A SU474013A1 (ru) | 1973-07-20 | 1973-07-20 | Устройство дл расчета длины строки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU474013A1 (ru) |
-
1973
- 1973-07-20 SU SU1947712A patent/SU474013A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4428076A (en) | Method of and system for evaluating bit errors in testing a signal path | |
SU474013A1 (ru) | Устройство дл расчета длины строки | |
US4070647A (en) | Error measurement for digital systems | |
EP0205743B1 (en) | Storage of data in compressed form | |
US4306295A (en) | Arrangement for measuring the ratio between a number of events occurring after each other in a first and a second series of events | |
US4149258A (en) | Digital filter system having filters synchronized by the same clock signal | |
GB1154673A (en) | Improvements in or relating to Electronic Shift Registers. | |
US4506263A (en) | Data transmission system for logging tools | |
SU378863A1 (ru) | УСТРОЙСТВО дл РАСЧЕТА ДЛИНЫ СТРОКИ | |
SU907552A1 (ru) | Модель узла дл исследовани графа | |
SU470083A1 (ru) | Устройство анализа кратковременных перерывов св зи | |
SU424182A1 (ru) | Устройство для моделирования сетевого графика | |
SU966705A2 (ru) | Устройство дл вычислени отношени временных интервалов | |
RU1793534C (ru) | Генератор случайного потока импульсов | |
US3927394A (en) | Control system for computer use for on-line control | |
SU699526A1 (ru) | Статистический анализатор | |
DE2343478C3 (de) | Verfahren zum eindeutigen Ablesen des Inhaltes eines elektronischen Binärzählers | |
SU570025A1 (ru) | Устройство преобразовани частоты импульсов | |
SU559427A1 (ru) | Устройство дл контрол синхронизации в дискретных системах св зи | |
SU410550A1 (ru) | ||
SU1104524A1 (ru) | Устройство дл моделировани сетевых графиков | |
SU512468A1 (ru) | Устройство дл делени | |
SU790000A1 (ru) | Устройство дл анализа больших регул рных сетей | |
SU394793A1 (ru) | Вптб | |
SU705686A1 (ru) | Пересчетное устройство |