SU453795A1

SU453795A1 - DECODER

Info

Publication number: SU453795A1
Application number: SU1941152A
Authority: SU
Original assignee: М. Л. Миневнч, А. Д. Шапиро , Б. Л. Юдин
Priority date: 1973-07-02
Filing date: 1973-07-02
Publication date: 1974-12-15

Description

Изобретение относитс к технике передачи сообщений и может быть использовано в системах телеуправлени или телемехаии ки дл лреобразоваии двоичной запаса переданного сообщени (команды) в сигнал.The invention relates to a message transmission technique and can be used in telecontrol or telemechanical systems for the conversion of a binary stock of a transmitted message (command) into a signal.

Известен дешифратор, содержащий логиче: скую схему, состо щую из схем «И, согласующие цепи, обеспечивающие возможность подключени схем «И к буферному устройству; кажда схема «И имеет п входов, один выход и соответствует только одной возможной комаиде, записанной в буферном устройстве .A decoder is known that contains a logical circuit consisting of "AND circuits, matching circuits, providing the possibility of connecting AND circuits to a buffer device; Each AND circuit has n inputs, one output, and corresponds to only one possible comaid recorded in the buffer device.

С целью упрощени в предлагаемо дешифраторе логическа схема выполнена в виде регистра, трех ключей ц двух триггеров, пр11чем входна шина подключена ко входу первого «люча, выход которого соединен с входом счетчика, в.ходом установ ки в нулевое состо ние первого триггера и с цепью сдвига регистра, вы.чод счетчика соединен с входом второго триггера, выход которого соединен с управл ющим входом первого ключа и входом записи единичного состо щш первого триггера, выход которого соединен с входами второго и третьего ключей, управл ющие входы которых лодключены к последнему 1каокаду счетчика, вы.чод второго ключа подключен к входу регистра, а вы.ход третьего ключа соединен со входами записи единичного состо ни последнегоIn order to simplify in the proposed decoder, the logic circuit is made in the form of a register, three keys and two triggers, when the input bus is connected to the input of the first switch, the output of which is connected to the input of the counter, the input of the setting to the zero state of the first trigger and with register shift, the meter counter is connected to the input of the second trigger, the output of which is connected to the control input of the first key and the input record of the unit state of the first trigger, the output of which is connected to the inputs of the second and third keys that control lodklyucheny which rows to the last 1kaokadu counter vy.chod second switch is connected to the input of the register, and vy.hod third switch is connected to the audio input unit recording the last state

каскада счетчика и cascade counter and

каскада регистра, выходы которого register cascade whose outputs

подключены к выходным шинам.connected to the output bus.

На чертеже приведена схема предлагаемоfo дешифратора.The drawing shows the scheme proposed by the decoder.

Входна шина / соединена со входом ключа 2, выход которого соединен со входом счетчика 5, входом установки в «О триггера 4 и с цепью сдвига регистра 5 сдвига. Выход последнего каскада счетчика 5 соединен с триггером 6 и управл ющими в.ходами 1ключей 7 и 8. Выход триггера 6 соединен с управл ющим входом «люча 2 и со входом «запись 1 триггера 4.The input bus / is connected to the input of the key 2, the output of which is connected to the input of the counter 5, the installation input to “On the trigger 4, and to the shift circuit of the shift register 5. The output of the last stage of the counter 5 is connected to the trigger 6 and the control inputs 1 of switches 7 and 8. The output of the trigger 6 is connected to the control input of switch 2 and with the input of record 1 of trigger 4.

Выход триггера 4 соединен со входом ключа 7 и одновремеиио через ключ 8 со входом регистра 5 сдвига, выходы которого подключены к выходным шинам 9. Выход ключа 7 соединен со входом «запись 1 последнеюThe output of the trigger 4 is connected to the input of the key 7 and simultaneously through the key 8 to the shift register 5, the outputs of which are connected to the output buses 9. The output of the key 7 is connected to the input "record 1 last

каскада счетчика 3 и со входом «зались I каскада регистра сдвига 5, т. е. того каскада, с которого снимаетс .команда с номером . Работа схемы проис.ходит следующим образом .the cascade of the counter 3 and with the input of the "I cascade of the shift register 5, i.e., that cascade from which the command with the number is removed, went up. The operation of the circuit is as follows.

В счетчвк 3 записываетс «-разр дное дешифрованное двоичное число. В исходном состо нии (КЛЮЧ 2 открыт, а в триггере 4 записан символ «1. Если в последнем каскадеIn Count 3, an " -discharge decrypted binary number is recorded. In the initial state (KEY 2 is open, and in the trigger 4 the symbol “1 is recorded. If in the last stage

счетчика 3 записан символ «1, т. е. если юcounter 3 recorded character "1, i.e. if u

..

Йг ;чггё;« Ё ь .jYg; chggy; "Eo .j

мер команды больше , то ключ 7 закрыт, а ключ 8 . Импульсна последовательность со входа 1 через ключ 2 поступает на счетный вход счетчика 5, на вход установка «О триггера 4 и ъ цепь сдвига регистра сдвига 5. Первый импульс сдвнга переписывает «1 нз триггера 4 через ключ 8 в регистр 5 сдвнга, второй Н1мпульс сдвнга перед |знгает эту «1 во второй каскад регистра 5 и iT. д. Одновременно заполн етс счетчик 5. В момент лерелолненн счетчика 3 с него поступает импульс на триггер 6, /который запрещает прохождение импульсов через ключ 2 и однозременно записывает «1 в триггер 4. Положение импульса в регистре 5 соответствует номеру переданной команды, который отсчнтываетс от конца регистра сдвига.measures of the command more, the key 7 is closed, and the key 8. The pulse sequence from input 1 through key 2 is sent to the counting input of counter 5, the input is set to “On trigger 4 and ъ shift circuit of shift register 5. The first slip pulse translates“ 1 nz trigger 4 via key 8 into the slip register 5, second H1 pulse slip before | zngaet this “1 in the second cascade of register 5 and iT. e. The counter 5 is simultaneously filled. At the moment of counter 3, a pulse arrives at trigger 6, which prohibits the passage of pulses through key 2 and simultaneously records "1 into trigger 4. The position of the pulse in register 5 corresponds to the number of the transmitted command, which is counted from the end of the shift register.

Если в последнем касладе счетчика 3 записан символ «О, то ключ 7 открыт, 1КЛЮЧ 8 закрыт , при этом первый импульс сдвига, проход щий -через ключ 2, переписывает «1 из триггера 4 через ключ 8 в каскад регистра сдвига 5 с HOAiepOM 2 одновременно этим же импульсом записываетс «1 в последний каскад счетчика 3.If in the last step of counter 3 the symbol “O” is written, then key 7 is open, 1 KEY 8 is closed, and the first shift pulse, passing through key 2, rewrites “1 of trigger 4 via key 8 in cascade of shift register 5 with HOAiepOM 2 at the same time, the "1" is recorded in the last stage of the counter 3 with the same pulse.

Максимальное врем до прин ти решени составл ет , где т - период следовани импульсов на входной шине /.The maximum time to make a decision is, where m is the pulse period on the input bus.

Частота следовани этих идшульсов люжет быть сделана достаточно большой (единицы, дес тки .мегагерц) и определ етс лишь элементной базой, выбранной дл построени схемы. Поэтому, если переданные команды поступают по иизкоскоростному каналу св зи , типа коротковолнового, то вре-м дешифровани оказываетс .малым но сраэненщо с длительностью даже одного си1мвола.The frequency of following these pulses can be made sufficiently large (units, tens of megahertz) and is determined only by the element base chosen for the construction of the scheme. Therefore, if the transmitted commands are received via a high-speed communication channel, such as a shortwave one, then the decryption time is small but confused with the duration of even one signal.

В предлагаемом устройстве при любом п длина регистра 5 сдвнга пропорциоиальна 2, сче-гчнК, как и в прототипе, растет пропорционально п, а остальные элементы от величн5 ны п не завис т, что аначнтельио упрощает устройство, причем чем больше величина п, тем эффективнее предлагаемый дешнфратор.In the proposed device, for any n, the length of the 5 sdvnga register is proportional to 2, and the ghcnK, as in the prototype, grows in proportion to n, and the remaining elements do not depend on the value of n, that the greater the n value, the more effective the proposed ashfrater.

Еслн предлагаемый дешифратор, например, входит в состав схемы телеуправлени , то неO обходима дл работы дешифратора импульсна последовательность уже существует и не требуетс примен ть специальные меры дл ее формнрованн .If the proposed decoder, for example, is part of the telecontrol scheme, it is not necessary for the decoder to operate a pulse sequence already exists and special measures need not be taken to formalize it.

Предмет изобретени Subject invention

1515

Дешифратор, содержащий счетчик, логическую схему, входную и выходные щнны, отличающийс тем, что, с целью упрощени , логичеока схема выполнена в виде регистра, трех клю1чей и двух три пгеров, причем входна шина подключена ко входу первого ключа, выход которого соединен с входом счетч1ька, входом установки в нулевое состо ние иервогоA decoder containing a counter, a logic circuit, an input and an output switch, characterized in that, for the sake of simplicity, the logic circuit is made in the form of a register, three keys and two three controllers, with the input bus connected to the input of the first key, the output of which is connected to the input counting, the installation input to the zero state of the first

триггера и с цепью сдвига регистра, выход счетчика соединен с входом второго триггера, выход «оторого соединеи с управл ющим входом первого ключа и входом записи ед}И111чного состо ни первого триггера, выход которого соедииеи с входами второго и третьего ключей, уиравл ющие входы которых подключеиы к лоследнему каска.ду счетчика, выход второго ключа иодключеи к входу регистра , а выход третьего ключа соедииен со входамн запнси еднничного состо ни последнего каскада счетчика и 2 -го «аскада регистра , выходы которого подключены к выходиым шинам.trigger and shift register circuit, the output of the counter is connected to the input of the second trigger, the output is an expensive connection with the control input of the first key and the input of the recording unit} of the first state of the first trigger, the output of which is connected to the inputs of the second and third keys, whose inputs connect to the last cascade of the counter, output the second key and the key to the register input, and output the third key to connect with the input of the last stage of the counter and the 2nd ascade of the register, the outputs of which are connected to the output iym tires.