SU446054A1

SU446054A1 - Device for converting binary numbers

Info

Publication number: SU446054A1
Application number: SU1913781A
Authority: SU
Inventors: Борис Васильевич Немытов; Анатолий Митрофанович Оранский
Original assignee: Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority date: 1973-04-26
Filing date: 1973-04-26
Publication date: 1974-10-05

Description

Изобретение относитс к области вычислительной технжи и предназначено дл преобразовани двоичных кодов.The invention relates to the field of computational technology and is intended to convert binary codes.

Известно устройство дл логарифмировани двоичных чисел и потенцировани логарифиов по основанию два в двоичной системе счислени , содержащее регистр сдвига, регистр характеристик, реверсивный счетчик, схему сравнени , генератор тактовых импульсов и их логическое обрамление.A device for logarithmizing binary numbers and potentiating logariths on a base two in a binary number system is known, comprising a shift register, a register of characteristics, a reversible counter, a comparison circuit, a clock generator and their logical framing.

Цель изобретени - упрощение устройства,The purpose of the invention is to simplify the device,

Это достигаетс тем, что в предлагаемом устройстве выход генератора тактовых импульсов соединен с входом второй схемы И и через элемент задержки - с входом третьей схемы И, с другим входом которой св зан выход счетчика, а внход третьей схемы И соединен с втсодом второго триггера, его выход св зан с входс второй схемы И,This is achieved by the fact that in the proposed device, the output of the clock generator is connected to the input of the second circuit AND, and through the delay element to the input of the third circuit AND, to the other input of which the output of the counter is connected, and the input of the third circuit AND to the output is connected to the input of the second circuit AND,

На фиг, I изображена схещFig, I shows

предлагаемого устройства; на фиг. 2 и 3 приведены состо ни регистра сдвига и счетчика, иллюстрирующие pia6oTy устройства в режшшх логарифмировани и потенцировани .the proposed device; in fig. Figures 2 and 3 show the states of the shift register and counter illustrating the pia6oTy devices in the logarithmic and potentiation.

Устройство содержит регистр I сдвига, счетчик 2, схевлу ИЯИ 3, схемы И 4-6, триггеры 7 и 8, генератор 9 тактовых импульсов, элемент Ю задержки, входы II и 12 пус ковых сигналов Логарифмирование и Потеншрование соответственно.The device contains a shift register I, a counter 2, an INR 3 circuit, AND 4-6 circuits, triggers 7 and 8, a clock generator 9, a delay element U, a delay II, inputs 12 and a trigger signal Logarithm and Gaining, respectively.

Предлагаемое устройство работает следующим образом, В исходном состо нии все чейки регистра I, счетчика 2 и триггеры 7,8 установлены в нулевое состо ние. Двоичное число X 1фиг, 2а), логарифм которого требуетс вычислить, заноситс в регастр I сдвига, В счетчик 2 заноситс число п , равное количеству разр дов, отводимых дл отображени целой части числа X, На триггер 7 по входу II подаетс пусковой сигнал, устанавливагаций его в lejDpiHHiHoe состо ние, в результатуThe proposed device operates as follows. In the initial state, all cells of register I, counter 2, and triggers 7.8 are set to the zero state. The binary number X 1fig, 2a), the logarithm of which is required to be calculated, is entered into the I shift regaster. Counter 2 records the number n equal to the number of bits to display the integer part of the number X. it is in the lejDpiHHiHoe state, as a result

его схема И 4 открываетс по отенциальному входа-. Тактовые имульсы генератора 9 через схему If поступают на схему МИ 3, С ыхода схемы ИЛИ 3 импульсы s а регистр I, осуществл в нем сдвиг записанного дзюичного числа Хе При этом в счетчике 2 цройэж) дитс вычитание из начального значени числа разр дов п по единице ю в каадом такте до выхода из регистра I самого отарпего значащего разр да числа X, в результате чего триггер 7 перебраснваетс в нулевое состо ние и закрывает схему 15 И 4, Вычисление окончено, и в счетчике 2 теперь зашасано число К, равное значению характеристики искомого логарифма, а в регистре I записано приближенное значение его 2о мантиссы (фиг. 26), занимающее все разр ды регистра I,its circuit AND 4 opens on potential input-. The clock pulses of the generator 9 through the circuit If arrive at the circuit MI 3, C output of the circuit OR 3 pulses s and register I, shifted in it the recorded jy number Xe At the same time, in the counter 2, the value of the number of bits n is one u in each step before registering the most significant digit of number X itself from register I, as a result, trigger 7 moves to the zero state and closes the circuit 15 and 4, the calculation is completed, and in the counter 2 the number K is equalized to the characteristic of the desired logarithm and in register I recorded an approximate value of its 2o mantissa (Fig. 26), which occupies all bits of register I,

Дл вычислени антилогарифма (операци потендаровани ) в исход- ном состо нии взе чейки регистра 25 I , счетчика 2, триггеры 7 и 8 так же устанавливаютс в нулевое сое то ние. В чейку регистра I, наход щуюс слева от двоичной зап той, записываетс единица (фиг )« зо Затем в дробную часть регистра I в двоичном коде заноситс значение мантиссы X логарифма, а в сче чин 2 значение характерноти1еи К логарифма (фиг« 3,6). Дл вычисле- 35 антилогарифма триггер 8 сигналом по входу 12 устанашжваетс в единичное состо ние, а его выходной сигнал открывает по потенциальному входу схему И 5, №йпуль° 4о оы генератора 9 подаютс на охему И 5 и далее на ехему 3 а е выхода.схемы ИЛИ 3 «- на регистр I сдвига и на вход обратного счета счетчика 2« После поотупле- о шш К импульсов на ечетчик 2 и на регистр I содершмое в очетчике 2 будет равно нулю, т,е, все тригге ры счетчика 2 будут находитьс в нулевш соето нии, В этот момент 5u многовходова схема И 6 (голаIn order to calculate the anti-log (tally operation) in the initial state, the 25 I register, counter 2, the triggers 7 and 8 are also set to zero. In the cell of the register I, located to the left of the binary comma, the unit is written (FIG) "zo. Then the fractional part of the register I in the binary code is entered the value of the mantissa X logarithm, and in Count 2, the value K of the logarithm (Fig. 3.6 ). For calculating the antilog of 35, the trigger 8 by the signal at input 12 is set to one state, and its output signal opens up the potential input of the AND 5 circuit, the no-output generator of the generator 9 is sent to the output AND 5 and then to the 3 output output. OR 3 "circuits - to the I shift register and to the countdown input of the counter 2" After the pre-wiping of K pulses to the meter 2 and to the register I in the meter 2 will be zero, t, e, all the triggers of the counter 2 will be in zero coning, at this moment 5u multi-input circuit And 6 (goals

чеетво входов соответс1вует чист 1 8р дов счетчика), входы которой с: нулевыми выходами триг геров счетчика, будет открыта по потенцаальнш входам. На импульсгный вход схемы И 6 поступает импульс от генератора 9 через элемент 10 задержки, в результате задержанный импульс с выхода схемы И 6 поступит на вход триггера 8, переключив его в нулевое состо ние; схема И 5 закроетс . Врем задержки t импульса генератора 9 на элементе 10 задержки должно удо влетвор ть неравенству где ttH - период тактовых импульсов; tnn - врем переходных процессов в счетчике после поступлени на его вход импульса .Four inputs correspond to a clean 1 8dov counter), the inputs of which with: zero outputs of the trigger counter of the counter, will be opened through the potential inputs. The impulse input of the circuit AND 6 receives a pulse from the generator 9 through the delay element 10, as a result, the delayed pulse from the output of the circuit 6 comes to the input of the trigger 8, switching it to the zero state; circuit 5 will close. The delay time t of the pulse generator 9 on the delay element 10 should satisfy the inequality where ttH is the period of clock pulses; tnn is the transient time in the counter after a pulse arrives at its input.

Вычисление окончено, и в регистра I сдвига теперь записано число V , равное приближенному значению антилогарифма дл заданного ло1ври(|ма (фиг, Зз).The calculation is completed, and the V number is now recorded in the I shift register, which is equal to the approximate value of the antilog for a given location (| ma (FIG, 3).

ПРЩМЕТ ИЗОБРЕТЕНИЯINVENTION

Устройство дл преоб1®зовани двоичншс чисел, соде1жащее регистр едшга, выход которого соединен о входом первого триггера, первуюA device for converting binary numbers, containing a register of units, the output of which is connected to the input of the first trigger, the first

схему И, входы 1юторои св заны с выходами генератора тактовых импульсов и первого триггера, схему .ШШ, ее входы соединены с выходами первой и второй схем И, а выход св зан о входами счетчика и регистра сдвига, второй триггер, задержки и третью схеьчу и 0тл1чающе вс тем, что о целью уп|х щени устройотва, вы зд генератора тактошх импульсов соеданен е входом второй схемы И, и через элемент задервкки - в входш третьей схемы И, с другим входом которой св зан ВЫХОДЕ счетчика, а выход третьей охевш И соединен о входом второго триггера, его внюд ев зан о входом второй схемы НAnd, the inputs of the controller are connected to the outputs of the clock pulse generator and the first trigger, the scheme .Sh, its inputs are connected to the outputs of the first and second circuits And, and the output is connected with the inputs of the counter and shift register, the second trigger, the delay and the third circuit and This is due to the fact that the purpose of the control of the device, the generator of the clock pulses, is connected by the input of the second AND circuit, and through the element of the back end - into the input of the third AND circuit, with the other input connected to the OUTPUT of the counter, and the third output connected to the input of the second trigger; n of the second input circuit H