SU410559A1 - - Google Patents
Info
- Publication number
- SU410559A1 SU410559A1 SU1771330A SU1771330A SU410559A1 SU 410559 A1 SU410559 A1 SU 410559A1 SU 1771330 A SU1771330 A SU 1771330A SU 1771330 A SU1771330 A SU 1771330A SU 410559 A1 SU410559 A1 SU 410559A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- flops
- majority
- triggers
- trigger
- Prior art date
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Logic Circuits (AREA)
Description
1
Устройство относитс к автоматике и вычислительной технике, может быть применено в системах обработки данных при повышениых требовани х к их надежности.
Известен мажоритарно резервированный счетчик, содержандий триггеры и мажоритарный орган.
Однако известный счетчик не может быть использован в делител х частоты без дополнительных устройств фазировани триггеров, так как при отказе одного из триггеров фазировани , когда два других работают в противофазе , происходит полный отказ счетчика.
Другое известное импульсное устройство содержит большое количество функциональных узлов.
Цель изобретени - обеспечение синфазной работы триггеров счетчика без дополнительного устройства фазировани .
В предлагаемом мажоритарном резервированном счетчике эта цель достигаетс подключением выхода мажоритарного органа к одному из управл ющих входов каждого триггера .
На чертеже представлена структурна схема предлагаемого счетчика.
Мажоритарно резервированный счетчик с автофазированием триггеров содержит резервные триггеры 1-3 со счетными управл емыми входами и резервированный мажоритарный орган 4, выполненный по схеме эмиттериого повторени .
Выходы 5-7 триггеров 1-3 подключены ко входам соответственно 8-10 мажоритарного 5 органа 4. Выход И мажоритарного органа 4 подключен к управл юицим входам 12-14 триггеров 1-3. Выходы 15-17 триггеров 1-3 подключены соответственно к управл ющим входам 18-20 этих же триггеров.
0 Допустим, что в исходном состо нии выходы 5-7 триггеров 1-3 имеют состо ни соответственна «1, «О, «1, а выходы 15-17 - состо ни соответственно «О, «1, «О. Тогда по большинству входов мажоритар5 иый орган 4 оказываетс в состо нии «1. С выхода И мажоритарного органа по цепи обратной св зи сигнал «1 подаетс на управл ющие входы 12-14 триггеров 1-3. Этот сигнал запрещает прохождение входного им0 пульса по управл емым входам 21-23.
Сигнал «1 с выхода 16 подаетс на вход 19 триггера 2. Этот сигнал также запрещает прохождение входного импульса по управл емому входу 24 триггера 2. Таким образом у триггера 2 оба управл емых входа 22 и 24 закрыты , а у триггеров 1 и 3 управл емые входы 25 и 26 соответственно открыты.
Следовательно, при поступлении входного импульса при цепи запуска на управл е0 мые входы триггеров 1-3 триггер 2 остаетс
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1771330A SU410559A1 (ru) | 1972-04-05 | 1972-04-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1771330A SU410559A1 (ru) | 1972-04-05 | 1972-04-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU410559A1 true SU410559A1 (ru) | 1974-01-05 |
Family
ID=20510187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1771330A SU410559A1 (ru) | 1972-04-05 | 1972-04-05 |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU410559A1 (ru) |
-
1972
- 1972-04-05 SU SU1771330A patent/SU410559A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3258696A (en) | Multiple bistable element shift register | |
| US3609569A (en) | Logic system | |
| SU410559A1 (ru) | ||
| US3631269A (en) | Delay apparatus | |
| US3484700A (en) | Asynchronous sequential switching circuit using no delay elements | |
| US3340387A (en) | Integrating device | |
| US3184612A (en) | Pulse-generating counter with successive stages comprising blocking oscillator and "and" gate forming closed and open loops | |
| US3946209A (en) | High frequency counter having signal level sensitivity | |
| US3549912A (en) | Jk flip-flop | |
| SU860317A1 (ru) | Резервированный счетчик импульсов | |
| US3258677A (en) | Magnetostriction delay line frequency divider with recirculating loops | |
| US3311737A (en) | Bidirectional decade counter | |
| SU395987A1 (ru) | К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8) | |
| SU411609A1 (ru) | ||
| US3760290A (en) | Crystal controlled variable frequency oscillator | |
| US3949311A (en) | Ring counters with synchronously controlled counting flip-flops | |
| SU588632A1 (ru) | Реверсивный формирователь управл ющих импульсов | |
| US3086127A (en) | Pulse responsive register insensitive to pulse width variations employing logic circuit means | |
| SU1689952A1 (ru) | Самопровер емое устройство дл контрол на четность | |
| SU482899A1 (ru) | Делитель на 5 | |
| SU712938A1 (ru) | Генератор несовпадающих во времени дискретных функций | |
| GB1149755A (en) | Improvements in electrical phase discriminating circuits | |
| SU434400A1 (ru) | Распределительное устройство | |
| SU361524A1 (ru) | Распределитель импульсов | |
| SU372667A1 (ru) | УСТРОЙСТВО дл ИЗМЕНЕНИЯ ПЕРИОДОВ СЛЕДОВАНИЯ |