SU395839A1

SU395839A1 - DIGITAL LINEAR INTERPOLATOR

Info

Publication number: SU395839A1
Application number: SU1742603A
Authority: SU
Inventors: Г. С. Кривулин витель Л. Г. Козлов
Original assignee: Казахский опытно экспериментальный завод геофизических приборов Казгеофизприбор
Priority date: 1972-01-24
Filing date: 1972-01-24
Publication date: 1973-08-28

Description

1one

Изобретение относитс к автоматизации управлени контурным перемещением станков или чертежных машин и предназначено дл использовани в цифровых системах программного управлени .The invention relates to the automation of controlling the contour movement of machine tools or drawing machines and is intended for use in digital software control systems.

Известны цифровые линейные интерпол торы , содержащие генератор импульсов, ре гистры координатных приращевий, разр дные щины каждого из которых подключены к первым входам логических элементов «И, вторые входы элементов «И соединены с выходами соответствующих разр дов двоичного делител частоты, а выходы элементов «И подключены ко входу соответствующего логического элемента «ИЛИ. Такие устройства обладают малым быстродействием.Digital linear interpolators are known, containing a pulse generator, registers of coordinate increments, each of which bit positions are connected to the first inputs of logical elements “And, the second inputs of elements“ And are connected to the outputs of the corresponding bits of the binary frequency divider, and outputs of the elements “And are connected to the input of the corresponding logical element “OR. Such devices have low speed.

Предлагаемое устройство отличаетс от известных тем, что оно содержит схему записи и дополнительный двоичный делитель частоты , счетный вход которого соединен с выходом генератора импульсов, выход соединен с входом двоичного делител частоты и с входом схемы записи, вторые входы которой соединены с соответствующими выходами регистров координатных приращений, а выходы соединены с установочными входами дополнительного двоичного делител частоты. Такое построение устройства позволЯет повысить его быстродействие.The proposed device differs from the known ones in that it contains a recording circuit and an additional binary frequency divider, the counting input of which is connected to the output of the pulse generator, the output is connected to the input of the binary frequency divider and to the input of the recording circuit, the second inputs of which are connected to the corresponding outputs of the coordinate increment registers , and the outputs are connected to the installation inputs of the additional binary frequency divider. Such a construction device allows to increase its speed.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Устройство содержит регистр координатного приращени / по оси X, регистр координатНого приращени 2 по оси Y, двоичный делитель частоты 3, генератор импульсов 4, дополнительный делитель частоты 5, логические схемы «И 6, логические схемы «ИЛИ 7 и схему записи 8.The device contains a coordinate increment register / along the X axis, a coordinate register increment 2 along the Y axis, a binary frequency divider 3, a pulse generator 4, an additional frequency divider 5, logic circuits "AND 6, logic circuits" OR 7, and a recording circuit 8.

Интерпол тор работает следующим образом .The interpolator works as follows.

В регистры / и 2 занос тс приращени А и Y, например из ЭВМ. С генератора 4 импульсы поступают на дополнительный делнтелъ частоты 5. По имнульсу переполнени дополнительного делител частоты в него через схему залнси 8 производитс занесение в дополнительном коде большего координатного приращени из соответствующего регистра.The registers / and 2 bring increments of A and Y, for example from a computer. From the generator 4, the pulses arrive at an additional frequency division 5. By the overflow pulse of the additional frequency divider, a larger coordinate increment from the corresponding register is entered into the additional code in the additional code 8.

При этом коэффициент делени дополнительного делител равен , где ;V - величиN + IIn this case, the division factor of the additional divider is, where; V is the magnitude of N + I

на ббльщего координатного приращени . Импульсы переполнени с дополнительногоon a larger coordinate increment. Overflow pulses with extra

делител 5 поступают также на делитель частоты 3 и через логические «И 6 выдаютс в количестве, пропорциональном весу .разр дов делител 3, на схемы «ИЛИ 7, с которых поступают в канальгуправлени . Частота импульсов в канале управлени , соотбетствующем большему приращению, равна ( Л + 1) 2« - 12« - 1 где fr - частота генератора импульсов, п - число разр дов двоичного делителей, т. е. частота импульсов в канале управлени не зависит от величины приращени . Регистры устанавливаютс в нуль импульсом переполнени с делител частоты 3. Предмет изобретен и Цифровой линейный интерпол тор, содержащий генератор импульсов, регистры коор-15 динатных приращений, разр дные шины каждото из которых подключены к первым входам 5 10 логических элементов «И, вторые входы элементов «И соединены с выходами соответствующих разр дов двоичного делител частоты , а выходы элементов «И подключены ко входу соответствующего логического элемента «ИЛИ, отличающийс тем, что, с целью повышени быстродействи , он содержит схему записи и дополнительный двоичный делитель частоты, счетный вход которого соединен с выходом генератора импульсов, выход соединен со входом двоичного делител частоты и со входом схемы записи, вторые входы которой соединены с соответствующими выходами регистров координатных лриращений , а выходы соединены с установочными входами дополнительного двоичного делител частоты.the divider 5 is also fed to the frequency divider 3 and through the logical "And 6" are issued in an amount proportional to the weight of the divider 3, to the "OR 7" circuits from which they are sent to the control channel. The frequency of the pulses in the control channel corresponding to a larger increment is (L + 1) 2 "- 12" - 1 where fr is the frequency of the pulse generator, n is the number of bits of the binary dividers, i.e. the frequency of the pulses in the control channel does not depend on increment values. The registers are set to zero by an overflow pulse from frequency divider 3. The invented digital linear interpolator contains a pulse generator, coordinate registers of 15 datum increments, bit buses each of which are connected to the first inputs of 5 10 logical elements "And the second inputs of elements "And connected to the outputs of the corresponding bits of the binary frequency divider, and the outputs of the elements" AND connected to the input of the corresponding logic element "OR, characterized in that, in order to improve speed, holds the recording circuit and the additional binary frequency divider, the counting input of which is connected to the output of the pulse generator, the output is connected to the input of the binary frequency divider and to the input of the recording circuit, the second inputs of which are connected to the corresponding outputs of the coordinate registers, and the outputs are connected to the installation inputs of the additional binary frequency divider.

АУAU