SU390533A1 - VPTB - Google Patents

VPTB

Info

Publication number
SU390533A1
SU390533A1 SU1679536A SU1679536A SU390533A1 SU 390533 A1 SU390533 A1 SU 390533A1 SU 1679536 A SU1679536 A SU 1679536A SU 1679536 A SU1679536 A SU 1679536A SU 390533 A1 SU390533 A1 SU 390533A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
output
equation
outputs
marzu
Prior art date
Application number
SU1679536A
Other languages
Russian (ru)
Inventor
Н. Я. Искренко Б. В. Болотов
Original Assignee
ФОНД енопЕРтое
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ФОНД енопЕРтое filed Critical ФОНД енопЕРтое
Priority to SU1679536A priority Critical patent/SU390533A1/en
Application granted granted Critical
Publication of SU390533A1 publication Critical patent/SU390533A1/en

Links

Landscapes

  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Description

Изоб.ретение относитс  к вычислительной Технике и может быть использовано также в устройствах автоматического регулировани . Известны устройства дл  решений алгебраических уравнений, содержащие аналоговые регулирующие и запоминающие элементы, вольтметры, блоки умножени  и интегрировани . Их недостатком  вл етс  низка  точность выполнени  математических опера ций. В предлагаемом устройстве с целью повышени  точности работы входы трех нуль-органов присоединены через два контакта переключател  к выходам первой и второй групп последовательно включенных блоков умножени , ,которые через четыре других переключател  соединены последовательно с выходами Третьей группы последовательно включенных блоков умножени . Входы каждой из трех групп блоков умножени  подключены к выходам трех, соответствующих им магнитных аналоговых регулирующих и запоми}1ающих элементов, вхолТ,ы которых через блоки интегрировани  присоединены к выходам соответствующих нуль-органов. Диофантовое уравнение вида А -}-Б В при есть сумма двух чнсел, при п 2 уравнение представл ет собой теорему Пифагора и при уравнение не имеет решени . Доказано, что любое число в степени п не моЖет быть .представлено суммой двух чисел в степени п при . Поскольку не существует алгоритма дл  решени  диофантового уравнени  вида Л + Б В при , то приближенное рещение этого уравнени  представл ет определенные трудности. Если в уравнении заменить переменные на; В(Х+) и , то это уравнение запишетс  в виде: ( X-f 1)3-X3 Y или 3X2+3X4-1 V Последнее уравнение  вл етс  самым лучшим приближением дл  закона простых чисел . Действительно, при любом значении X, выраженного в .целых числах, Y выражаетс  в большинстве своем либо простым числом (числю, дел щеес  либо на 1, либо на само себ ), либо произведением друг на друга двух или нескольких простых чисел. Например, при Х, ,X, . Па чертеже изображено предлагаемое устройство . Устройство дл  рещени  диофантового уравнени  содержит вольтметр 1, множительное устройство 2, переключатель 3, нуль-орган 4,The invention relates to computing technology and can also be used in automatic control devices. Devices are known for solving algebraic equations, comprising analog control and storage elements, voltmeters, multiplication and integration units. Their disadvantage is the low accuracy of performing mathematical operations. In the proposed device, in order to increase the accuracy of operation, the inputs of three null organs are connected via two switch contacts to the outputs of the first and second groups of series-connected multiplication units, which are connected in series with the outputs of the Third group of series-connected multiplication units through four other switches. The inputs of each of the three groups of multiplication blocks are connected to the outputs of three, corresponding to them magnetic analog regulating and memorizing elements, sockets, which are connected to the outputs of the corresponding null organs through the integration blocks. The Diophantine equation of the form A -} - B when there is a sum of two factors, with n 2 the equation is the Pythagorean theorem and with the equation has no solution. It is proved that any number in degree n can not be. Represented by the sum of two numbers in degree n for. Since there is no algorithm for solving a Diophantine equation of the form L + B при with, an approximate solution of this equation presents certain difficulties. If the variables in the equation are replaced by; In (X +) and, this equation will be written as: (X-f 1) 3-X3 Y or 3X2 + 3X4-1 V The last equation is the best approximation to the law of primes. Indeed, for any value of X expressed in integer numbers, Y is mostly expressed either as a prime number (a number divisible by either 1 or itself), or two or more primes over each other. For example, with X,, X,. Pa drawing shows the proposed device. The device for solving the Diophantine equation contains a voltmeter 1, a multiplying device 2, a switch 3, a null organ 4,

интегрирующее устройство 5 и магнитное аналоговое регулирующее и запоминающее устройство (МАРЗУ) 6.an integrating device 5 and a magnetic analogue regulating and storing device (MARZU) 6.

На вход нервого множительного устройства 2 каждого устройства возведени  в стенень п в исходном состо нии работы вычислительного устройства с выхода МАРЗУ 6 поступает некотора  произвольна  величина напр жени  ч интервале непрерывных значений от -U до , которое измер етс  вольтметром /. На выходе rt-ro множительного устройства 2 каждого устройства дл  возведени  в степень п по вл етс  напр жение, которое через переключатель 3 дл  установки значени  п, .равного целым числам 1, 2, 3, . . . , подключаетс  в цепь суммировани  напр жений, в которой выходное напр жение первого устройства дл  возведени  в степень п суммируетс  с выходным напр жением второго устройства ДЛ1Я возведени  в степень п и из этой суммы вычитаетс  выходное напр жение третьего устройства дл  возведени  в степень п. Нолученное таким образом суммарное напр жение поступает на входы трех параллельно соединенных нульорганов 4, которые через интегрирующие устройства 5 выходами соединены с входами МАРЗУ 6. На выходе первого МАРЗУ 6, имеющего наибольщее быстродействие, по вл етс  напр жение, которое относительно за малый промежуток времени может достичь максимального значени  (это напр жение заломинаетс ). После увеличени  до наибольщего значени  напр жение сбрасываетс  до нулевого значени , при этом нарастает напр жение на выходе второго МАРЗУ 6, выполненного с быстродействием, на 2-3 пор дка меиьщим по сравнению с первым МАРЗУ 6. Если при этом напр жение на входе нуль-органов не уменьщитс  до величины, меньщей порога их срабатывани , то на выходе второго МАРЗУ напр женке также может увеличитьс  до наибольщего значени . Это напр жение запоминаетс  и затем сбрасываетс , после чего нарастает напр жение на выходе третьего МАРЗУ 6, выполненного с быстродействием , меньщим на 2-3 пор дка ,по сравнению с быстродействием второго МАРЗУ 6.The input of the nerve multiplying device 2 of each erection device in the wall n in the initial state of operation of the computing device from the output of MARZU 6 receives some arbitrary voltage within the interval of continuous values from -U to, which is measured by a voltmeter. At the output rt-ro of the multiplying device 2 of each device for raising to the power of n, a voltage appears that through switch 3 to set the value of n equal to the integer numbers 1, 2, 3,. . . is connected to a voltage summation circuit, in which the output voltage of the first device for raising the power of n is summed with the output voltage of the second device for raising the power of n and the output voltage of the third device for raising the power of n to this power is obtained. Thus, the total voltage goes to the inputs of three parallel-connected null-bodies 4, which through the integrating devices 5 are connected to the inputs of the MARZU 6. At the output of the first MARZU 6, which has the most rapid Occurrence occurs, a voltage that can reach a maximum value in a relatively short period of time (this voltage is blinking). After increasing to the highest value, the voltage is reset to zero, while the voltage at the output of the second MARZU 6, performed with a speed, rises by 2-3 orders of magnitude compared to the first MARZA 6. If the voltage at the input is zero, then the organs are not reduced to a value lower than the threshold of their operation, then at the output of the second MARZA the stress can also increase to the highest value. This voltage is remembered and then reset, after which the voltage rises at the output of the third MARZU 6, made with a speed of 2-3 times less than the speed of the second MARZU 6.

Таким образом, вычислительное устройство, автоматически настраиваетс  до уменьщени  напр жени  на входе нуль-органов до величины , меньщей порога их сбрасывани . Напр жени  на .входе всех трех МАРЗУ запоминаютс . Но вольтметрам / считывают результат приближенного рещени  диофантового уравнени  A -{-Б - B, т. е. считывают значени  величин А, Б W. В. Величина п, равна Thus, the computing device automatically adjusts itself before reducing the voltage at the input of the null organs to a value less than the threshold for dropping them. The voltages at the input of all three MARZs are memorized. But voltmeters / read the result of the approximate solution of the Diophantine equation A - {- B - B, i.e., read the values of A, B W. B. The value of n is equal to

одному из целых чисел 1, 2, 3, 4..., известна по положению переключател  3.one of the integers 1, 2, 3, 4 ..., is known by the position of the switch 3.

В случае применени  устройства дл  получени  простых чисел в нем дополнительно используютс  операциОнные усилители с коэфIn the case of using a device for obtaining prime numbers, it additionally uses operational amplifiers with coefficients.

фициентом усилени , равным трем. Один из них в.ключаетс  между входом устройства и нуль-органом, а второй - между выходом блока умножени  и выходом устройства. Выходные напр жени  усилителей, соответствующие ЗА и ЗХ суммируютс  на посто нном резисторе, а .затем на другом резисторе из этой суммы вычитаетс  напр жение, соответствующее Y. Нолученна  разность контролируетс  нуль-органом.with a gain of three. One of them is switched between the input of the device and the null organ, and the second between the output of the multiplication block and the output of the device. The output voltages of the amplifiers corresponding to 3A and 3X are summed at the constant resistor, and then the voltage corresponding to Y is subtracted from the other resistor. The resulting difference is monitored by a zero-body.

Предмет изобретени Subject invention

Устройство дл  решени  диофантового уравнени , содержащее магнитные аналоговые регулирующие и запом.ииающие элементы с подключенными к ИХ выходам вольтметрами, нуль-органы, блоки интегрировани , блоки умножени  и переключатель, отличающеес  тем, что, с целью повыщени  точности устройства,A device for solving a Diophantine equation, containing magnetic analog regulating and recording elements with voltmeters connected to THEIR outputs, zero-organs, integration blocks, multipliers and a switch, characterized in that, in order to increase the accuracy of the device,

в нем входы трех нуль-органов присоединены через два контакта переключател  к выходам первой и второй групп последовательно включенных блоков умножени , которые через четыре других переключател  соединены последовательно с выходами третьей группы последовательно включенных блоков умножени , входы каждой из трех групп блоков умножени  подключены к выходам трех соответствующих им магнитных аналоговых регулируюЩих и запоминающих элементов, входы которых через блоки интегрировани  присоединены к выходам соответствующих нуль-органов.in it, the inputs of three zero-organs are connected through two switch contacts to the outputs of the first and second groups of series-connected multiplication blocks, which are connected in series with the outputs of the third group of series-connected multiplication blocks through four other switches, the inputs of each of the three groups of multiplication blocks are connected to the outputs of three their corresponding magnetic analog control and storage elements, the inputs of which through the integration blocks are connected to the outputs of the corresponding null-org new

Uy EUy e

UrBUrb

SU1679536A 1971-07-05 1971-07-05 VPTB SU390533A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1679536A SU390533A1 (en) 1971-07-05 1971-07-05 VPTB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1679536A SU390533A1 (en) 1971-07-05 1971-07-05 VPTB

Publications (1)

Publication Number Publication Date
SU390533A1 true SU390533A1 (en) 1973-07-11

Family

ID=20482361

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1679536A SU390533A1 (en) 1971-07-05 1971-07-05 VPTB

Country Status (1)

Country Link
SU (1) SU390533A1 (en)

Similar Documents

Publication Publication Date Title
US2855145A (en) Computing circuits
SU390533A1 (en) VPTB
GB817640A (en) Improvements relating to logarithmic ratio apparatus
US2889549A (en) Digital converters
US3130301A (en) Signal summing indicator
US3440414A (en) Anti-logarithmic computing circuit
SU661560A1 (en) Analogue multiplying device
US3648043A (en) Logarithmic function generator utilizing an exponentially varying signal in an inverse manner
SU1161903A1 (en) Device for automatic measuring of noise factor of four-terminal network
SU641458A1 (en) Computer
US3205345A (en) Convergence error reduction apparatus
SU444202A1 (en) Voltage multiplying device
SU834677A1 (en) Device for determining extremum values of electric parameters
SU815733A1 (en) Statistic moment computer
SU1043683A1 (en) Device for reproducing dependence of friction coefficient on duration of repose periods and friction pair component motion
SU445147A1 (en) Time Coding Pulse Converter
SU1129629A1 (en) Device for simulating storage battery
SU383065A1 (en) DEVICE FOR MODELING DIFFERENTIAL EQUATION SYSTEMS
SU470823A1 (en) Device for determining eigenvalues of matrices
SU947874A1 (en) Logarithmic a-d converter
SU119724A1 (en) A device for calculating the quotient of the division of two quantities and the sum of such quotients
SU410418A1 (en)
SU399865A1 (en) FREQUENCY-PULSE FUNCTIONAL CONVERTER
RU2106684C1 (en) Random number generator
SU127862A1 (en) Device for extracting roots of nth degree