SU342297A1 - ПЛКЙТНО-ИХШЕСЙА*ЬИБ;1ИО'^ЕКАГ. Л. Биланов - Google Patents

Description

Изобретение относитс  к измерительной и вычислительной технике. Преобразователь может быть использован в качестве вводного устройства цифровых измерительных или вычислительных устройств.

Известны Преобразователи частота-код, содержащие частотные датчики, генераторы образцовой частоты, линии задержки, схемы «И и «ИЛИ, реверсивный счетчик, св занный с регистром пам ти, и включенную между генератором образцовой частоты и шиной пр мого счета реверсивного счетчика первую схему «И, управл ющий вход которой подсоединен к выходу селектора одиночного периода Сигнала частотного датчика.

Дл  этих устройств характерен больщой избыток информации, когда контролируема  величина на отдельных интервалах времени значительно больще шага квантовани , а также потер  информации, соответствующей выброгам контролируемой величины в интервалах между измерени ми.

Цель изобретени  - уменьшение избыточности информации при повышении точности преобразовани . Достигаетс  она тем, что предлагаемый преобразователь содержит триггер , ключевую схему, формирователь знакопеременных пр моугольных импульсов с фильтDOM нижних частот на выходе, два дискриминатора уровн  напр жени . Единичный вход триггера подключен к частотному датчику через ключевую схему с управл ющим входом, соединенным с одним из ВЫХОДОБ селектора,

цель пуска которого через первую схему «ИЛИ соединена с выходом дискри мина горов уровней напр жени . Входы последних подключены к выходу фильтра нижних частот , а выход каждого разр да реверсивного

счетчика, кроме младшего разр да, св зан с цепью считывани  со входом разр да регистра пам ти, имеющего на единицу меньщий номер. Выход каждого разр да регистра пам ти соединен со входом одноименного разр да

счетчика, выход которого через вторую схему «ИЛИ и первую линию задержки подключен к цени считывани  кода из регистра в счетчик и с нулевым входом триггера. Выход последнего соединен с входом формировател  знакопеременных пр моугольных импульсов и управл ющим входом второй схемы «И, соедин ющей шину обратного счета счетчика с генератором образцовой частоты. Управл ющий вход второй схемы «ИЛИ подключен к инверсному выходу селектора через две другие последовательно соединенные линии задержки , выходы которых соединены соответственно с цепью считывани  кода из реверсивного счетчика и регистр пам ти и с цепью установНа фиг. 1 изображена последовательность знакопеременных пр моугольных импульсов; на фиг. 2 - процесс дискретного слежени  B(t) за параметром A(t) с заданным шагом квантовани  Ak; на фиг. 3 -блок-схема предлагаемого преобразовател  частота-код.

В предлагаемом преобразователе частота- код (фиг. 3) генератор образцовой частоты 1 подключен через логические схемы «И 2 и 5 к шинам пр мого- счета «-|- и обратного счета «- реверсивного счетчика 4, св занного поразр дно цеп ми считывани  с регистром пам ти 5. Частотный датчик 6 с формирователем коротких выходных импульсов подключен к селектору 7 одиночного периода и ключевой схеме 8. В состав селектора входит ключевой элемент, содержащий триггер 9, к единичному выходу которого подключен потенциальный вход схемы «И 10, триггер to счетным входом 11, нулевой выход которого .подключен к нулевому входу триггера 9, а входы - к выходу схемы «И Ю, и лини  задержки 12, соедин юща  цепь пуска, представл ющую собой выход собирательной схемы «ИЛИ 13, с единичным входом , триггера 9. Ключева  схема 8 содержит триггер 14 и схему совпадени  15, потенциальный вход которой подключен к единичному выходу триггера 14, причем нулевой вход последнего св зан с выходом схемы «ИЛИ 13, а единичный - с нулевым выходом триггера 11. Импульсные входы схем «И 10 и 15 .подключены к выходу частотного датчика 6. Выход схемы «И 15 подключен к единичному входу триггера 16, нулевой вход которого подсоединен к выходу схемы «ИЛИ 13 и к выходу счетчика 4, на котором по вл етс  сигнал при переходе счетчика через нуль. Единичный выход триггера 16 подключен к управл ющему входу логической схемы «И 3, а также ко входу формировател  знакопеременных пр моугольных импульсов 17 с фильтром нижних частот на выходе, к которому подключены входы дискриминатора /8 положительного уровн  напр жени  и дискриминатора 19 отрицательного уровн  напр жеНИН . Выходы дискриминаторов, как и цепь начального запуска преобразовател , подключены ко входам собирательной схемы «ИЛИ 13. Единичный выход триггера 11 селектора 7 св зан с управл ющим входом логической схемы «И 2 и с одним из входов отметчика времени 20, а нулевой выход через линию задержки 21 подключен к цеп м считывани  кода из счетчика 4 в регистр 5 и ко входу линии задержки 22, выход которой подключен к цепи установки счетчика 4 на нуль и ко входу собирательной схемы 23, причем другой вход последней подключен к выходу перехода через нуль счетчика 4, а выход через линию задержки 24 св зан с цепью считывани  кода из регистра в счетчик. Второй вход отметчика времени 20 подключен к генератору образцовой частоты 1. С выхода отметчика времени по цеп м «код времени выводитс  информаци  о положении начала или конца каждого

замера частоты на временной шкале процесса. Кроме названных уже цепей, св зывающих счетчик 4 и регистр 5, на фиг. 3 показаны цепь сброса иа нуль, подключенна  к выходу схемы «ИЛИ 13, цепи вывода информации из преобразовател  и поразр дные линии св зи между входами и выходами. На чертеже эти цепи не развернуты, так как набор элементов со св з .ми дл  их реализации известен и широко используетс  в технике. Выход каждого разр да счетчика, кроме младшего, св зан цепью считывани  со входом разр да, имеющего на единицу меньший номер, регистра пам ти , а выход каждого разр да регистра - со входом одноименного разр да счетчика. Это приводит к тому, что в процессе переноса содержимого счетчика в регистр пам ти результат измерени  делитс  на два, и выдаваемые из регистра в счетчик коды соответствуют содержимому регистра.

Работает предлагаемый преобразователь следующим образом.

Импульс начального запуска, поступающий на вход схемы «ИЛИ 13, устанавливает в нулевое состо ние триггеры 9 тл. 11 селектора 7, триггер 14 ключевой схемы 8, триггер 16 и сбрасывает на нуль счетчик 4 и регистр 5. Задержанный линией задержки 12 на фиксированный интервал времени пусковой импульс переводит триггер 9 в единичное состо ние. Сигнал с выхода триггера подготавливает к работе логическую схему «И 10. Иервый поступивший после этого импульс с выхода частотного датчика 6, пройд  через схему «И W на вход триггера 11, переводит его в единичное состо ние. Нотенциальный сигнал с единичного выхода триггера 11 поступает на управл ющий вход логической схемы «И 2, и импульсы генератора 1 образцовой частоты начинают проходить через нее на шину пр --. мого счета «4- реверсивного счетчика 4.

Сигнал с выхода триггера 11 поступает в отметчик времени 20, регистрирующий момент начала или конца пр мого счета.

Второй импульс с выхода частотного датчика 6, возвратив триггер 11 -в, нулевое состо ние , прекращает поступление импульсов с генератора / в счетчик 4. Зафиксированный в счетчике код соответствует длительности первого целого периода датчика после прихода запускающего импульса. Выработанный на нулевом выходе триггера 11 при его возвращении в нулевое состо ние импульс, перевед  триггер 9 в нулевое состо ние, прекращает поступление импульсов частотного датчика. 6 на вход триггера П. Триггер 14 ключевой схемы 8 переходит в единичное состо ние, подготавлива  к работе схему совпадени  15. Тот же импульс с выхода триггера 11, задержанный линией задержки 21, поступает на вход счетчика 4 и считывает его содержимое, передаваемое без изменений на выход преобразовател  и вводимое в регистр пам ти 5 со сдвигом на один разр д вправо. В регистре фиксируетс  код числа, вдвое меньщего продолжительности периода, измеренного счетчиком 4. С выхода линии задержки 2 импульс поступает также на вход липии задержки 22, выходной сигнал которой сбрасывает на нуль счетчик 4 и через собирательную схему 23 поступает на вход линии задержки 24. Импульс с выхода этой линии считывает содержимое регистра пам ти 5 в счетчик 4 без изменений. Врем  задержки линии задержки 12 и суммарное врем  задержки линий 21, 22, 24 не должно превосходить минимально возможной длительности периода частотного датчика 6. Третий и все последующие импульсы с выхода датчика, поступа  через -ключевую схему 8 на единичный вход триггера 16, перевод т его в единичное состо ние. Потенциальный сигнал с выхода триггера 16 поступает на вход формировател  знакопеременных пр моугольных им:пульсов 17 И На управл ющий вход логической схемы «И 3. Импульсы генератора образцовой частоты 1 начинают считывать по шине обратного счета «- число, зафиксированное в счетчике 4. Последующий переход этого счетчика через нуль вызывает формирование на соответствующем его выходе импульса , который, возвраща  триггер 16 в нулевое состо ние, прекращает поступление импульсов генератора на шину обратного счета и считывает содержимое регистра в счетчик спуст  врем  задержки линии 24. Таким образом, по тактовым импульсам частотного датчика 6 триггер 16 вырабатывает -пр моугольные импульсы , длительность которых равна половине измеренного ранее лериода этого датчика. Запускаемый триггером 16 формирователь 17 вырабатывает сигнал в виде последовательности знакопеременных пр моугольных импульсов той же скважности, а с выхода фильтра нижних частот формировател  знакопеременных пр моугольных импульсов 17 снимаетс  напр жение, в определенном масштабе отображающее изменение параметра на входе преобразовател  относительно его уровн  в момент измерени . Пол рность этого напр жени  показывает , в большую или в меньшую сторону изменилс  параметр, так как в случае посто нства параметра скважность выходного сигнала триггера 16 равна двум, при увеличении параметра - меньше двух, при уменьшении - больше двух. Когда выходное напр жение фильтра достигает уровн  срабатывани  одного из дискриминаторов, например дискриминатора положительного уровн  18, с его выхода на вход схемы «ИЛИ 13 поступает импульс , который переводит преобразователь в исходное состо ние и устанавливает тр.чггер 9 селектора 7 в единичное состо ние, после чего устройство действует, как уже описано.

Предмет изобретени 

Преобразователь частота-код, содержащий

частотный датчик, генератор образцовой частоты , линии задержки, схемы «И и «ИЛИ, реверсивный счетчик, св занный с регистром пам ти, и включенную между генератором образцовой частоты и шиной пр мого счета реверсивного счетчика первую схему «И, управл ющий вход которой подсоединен к выходу селектора одиночного периода сигнала частотного датчика, отличающийс  тем, что, с целью уменьшени  избыточности информации

при одновременном повышении точности Преобразовани , он содержит триггер, ключевую схему, формирователь знакопеременных пр моугольных импульсов с фильтром нижних частот на выходе, два дискриминатора уровней напр жени , причем единичный вход триггера подключен к частотному датчику через ключевую схему с управл ющим входом, соединенным с одним из выходов селектора, цепь пуска которого через первую схему «ИЛИ

соединена с выходами дискриминаторов уровней напр жени , входы последних подключены к выходу фильтра нижних частот, а выход каждого разр да реверсивного счетчика, кроме младшего разр да, св зан цепью считывани  со входом разр да регистра .пам ти, имеющего на единицу меньщий номер, выход каждого разр да регистра пам ти соединен со входом одноименного разр да счетчика, выход которого через вторую схему «ИЛИ и первую линию задержки подключен к цепи считывани  кода из регистра в счетчик и с нулевым входом триггера, выход последнего соединен со входом формировател  знакопеременных пр моугольных импульсов и управл ющим входом второй схемы «И, соедин ющей шину обратного счета счетчика с генератором образцовой частоты, управл ющий вход второй схемы «ИЛИ подключен к инверсному выходу селектора через две другие

последовательно соединенные линии задерн ки , выходы которых соединены соответственно с цепью считывани  кода из реверсивного счетчика в регистр пам ти и с цепью установки счетчика на нуль.