SU1746324A1 - Устройство дл измерени частоты гармонических сигналов - Google Patents

Abstract

Изобретение может быть использовано при создании помехозащищенных приборов дл  измерени  и контрол  частоты гармонических сигналов. Устройство содержит входной формирователь 1, генератор 2 образцовой частоты, формирователь 3 опорных сигналов, преобразователь 4 период - код, блоки 5, 6 перемещени , квадраторы 7-11, аналоговые ключи 12-16, 22-26, интеграторы 17-21, блоки 27, 28 делени , сумматор 29, компаратор 30, делитель 31 кодов, блок 32 управлени , блок 33 индикации. 1 з.п. ф-лы, 5 ил.

Description

&1Л tot COStft

$иг. 4

фиг. 5

Составитель Р. Матвеева Редактор Н. БобковаТехред М.МоргенталКорректор1 Л. Бескид

Заказ 2393ТиражПодписное

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101

Claims (3)

Формула изобретения

1,- Устройство для измерения частоты гармонических сигналов, содержащее входной формирователь, первый и второй блоки перемножения, первый и второй квадраторы, первый и второй блоки деления, сумматор, блок управления и блок индикации, при этом первый вход первого блока перемножения соединен через входной формирователь с входом устройства, отличающееся тем, что, с целью повышения помехозащищенности, в него введены последовательно соединенные первый аналоговый ключ и первый интегратор, последовательно соединенные второй аналоговый ключ и второй интегратор, последовательно соединенные третий квадратор, третий аналоговый ключ и третий интегратор, последовательно соединенные четвертый квадратор, четвертый аналоговый ключ и четвертый интегратор, последовательно соединенные пятый квадратор, пятый аналоговый ключ и пятый интегратор, а также генератор образцовой частоты, формирователь опорных сигналов, преобразователь период-код, компаратор и шестой-десятый аналоговый ключи, причем выход входного блока соединен с первым входом второго блока перемножения, входом третьего квадратора и первым входом блока управления, выход генератора образцовой частоты подключен к первым входам формирователя опорных сигналов, преобразователя период-код и вторым входом блока управления, второй вход формирователя опорных сигналов соединен с вторым выходом блока управления, второй и третий входы преобразователя период-код подключены соответственно к первому и третьему выходам блока управления, а кодовые выходы преобразователя периодкод соединены с третьими входами блока управления, кодовыми входами делителя кодов и третьими входами формирователя опорных сигналов, первый выход которого подключен к второму входу первого блока перемножения и входу четвертого квадратора, а второй выход подключен к второму входу второго блока перемножения и входу пятого квадратора, выходы первого и второго блоков перемножения соединены с сигнальными входами соответственно первого и второго аналоговых ключей, управляющие входы первого-пятого аналоговых ключей объединены и подключены к четвертому выходу блока управления, выходы интеграторов через шестой-десятый аналоговые ключи соответственно соединены с нулевой шиной, управляющие входы этих аналоговых ключей объединены и подключены к пятому выходу блока управления, выход первого интегратора соединен через первый квадратор с первым входом первого блока деления, второй вход которого подключен к выходу четвертого интегратора, выход второго интегратора соединен через второй квадратор с первым входом второго блока деления, второй вход которого подключен к выходу пятого интегратора, выход третьего интегратора соединен с входом суммирования сумматора, а выходы первого и второго блоков деления подключены к первому и второму входам вычитания сумматора, выход которого соединен с первым входом компаратора, второй вход которого подключен к шине образцового напряжения, а выход подключен к четвертому входу блока управления, шестой выход которого соединен с входом управления делителя кодов. к выходу которого подключен блок индикации.

2. Устройство поп.1,отличающеес я тем, что блок управления содержит вычитатель, первый и второй вычитающие счетчики, нуль-орган, восемь триггеров, шесть элементов И, два элемента ИЛИ, четыре элемента задержки, формирователь импульса и кнопку Пуск, при этом первый вход блока управления подключен к входу нуль-органа, выход которого соединен с первыми входами первого и второго элементов И, второй вход первого элемента И подключен к прямому выходу первого триггера, а второй вход второго элемента И - к прямому выходу третьего триггера, выход первого элемента И подключен к счетному входу второго триггера, прямой выход которого соединен с первым выходом блока управления, а инверсный выход - с нулевым входом первого триггера, единичный вход которого подключен к последовательно соединенным первому элементу .задержки, формирователю импульса и кнопке Пуск, с входом второго элемента задержки и первым входом первого элемента ИЛИ. выход второго элемента задержки подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И и нулевым входом третьего триггера, а выход второго элемента ИЛИ подключен к единичному входу четвертого триггера, прямой выход которого соединен с вторым входом третьего элемента И, первый вход которого объединен с первым вхо17 дом четвертого элемента И и подключен к второму входу блока управления, а выход третьего элемента И соединен со счетным входом первого вычитающего счетчика, кодовые входы которого поразрядно подклю- 5 чены к выходам вычитателя, кодовый вход которого соединен с третьим входом блока управления, управляющий вход первого вычитающего счетчика подключен через третий элемент задержки к второму выходу 10 блока управления, управляющему входу вычитателя и выходу первого элемента ИЛИ, а выход первого вычитающего счетчика соединен с нулевым входом четвертого триггера и единичным входом пятого, шестого и 15 седьмого триггеров, прямой выход седьмого триггера подключен к второму входу четвертого элемента И, выход которого соединен со счетным входом второго вычитающего счетчика, выход которого подключён к 20 нулевым входам пятого и седьмого триггеров, прямой выход пятого триггера соединен с четвертым выходом блока управления, а инверсный выход соединен с 5 третьим выходом блока управления, первым входом шестого элемента И и входом четвертого элемента задержки, к выходу которого подключены второй вход первого элемента ИЛИ, нулевой вход шестого триг10 гера, прямой выход которого соединен с вторым входом шестого элемента И, а инверсный выход - с пятым выходом блока управления, и первым входом пятого элемента И, выход которого подключен к еди15 ничному входу третьего триггера, а второй вход - к инверсному выходу восьмого триггера, прямой выход которого соединен с шестым выходом, тактовый вход - с четвертым входом блока управления, а вход обнуле20 ния - с выходом шестого элемента И.

Фиг. 2

Фиг.

3 νυ->

Заказ 2393 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101