SU1686578A1 - Device for voltage control in multiphase circuit - Google Patents

Device for voltage control in multiphase circuit Download PDF

Info

Publication number
SU1686578A1
SU1686578A1 SU894748310A SU4748310A SU1686578A1 SU 1686578 A1 SU1686578 A1 SU 1686578A1 SU 894748310 A SU894748310 A SU 894748310A SU 4748310 A SU4748310 A SU 4748310A SU 1686578 A1 SU1686578 A1 SU 1686578A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
voltage
output
counter
comparator
Prior art date
Application number
SU894748310A
Other languages
Russian (ru)
Inventor
Александр Александрович Дремов
Original Assignee
Научно-исследовательский институт вычислительной техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт вычислительной техники filed Critical Научно-исследовательский институт вычислительной техники
Priority to SU894748310A priority Critical patent/SU1686578A1/en
Application granted granted Critical
Publication of SU1686578A1 publication Critical patent/SU1686578A1/en

Links

Abstract

Изобретение относитс  к электротехнике и предназначено дл  использовани  в устройствах аварийной сигнализации и защиты электроэнергетических систем. Цель изобретени  - повышение надежности защиты путем срабатывани  устройства после заданного числа как кратковременных снижений, так и кратковременных повышений напр жени , а также в результате снижени  или повышени  напр жени  в течение длительного интервала времени в фазах контролируемой сети. Первый компаИзобретение относитс  к электротехнике и предназначено дл  использовани  в устройствах аварийной сигнализации и защиты электроэнергетических систем. Целью изобретени   вл етс  повышение надежности защиты путем срабатывани  устройства после заданного числа как кратковременных снижении, так и кратковременных повышений напр жени , а также снижени  или повышени  напр жени  в течение длительного интервала времени в фазах контролируемой сети. ратор 5 измен ет свое состо ние при уменьшении напр жени  в фазах (порог срабатывани  устанавливаетс  вторым делителем напр жени  3), а второй компаратор 6 измен ет свое состо ние при увеличении напр жени  в фазах) порог срабатывани  устанавливаетс  третьим делителем напр жени  4), первый 9 и второй 10 элементы ИЛИ. элемент И 12 задают режим работы одновибратора 13. при кратковременных изменени х напр жени  он вырабатывает одиночный импульс, в течение которого счетчик 14 начинает считать количество этих изменений напр жени  в ту или иную сторону в течение длительного промежутка времени, одновибратор 13 начинает работать в качестве генератора импульсов, сосчитав заданное число которых счетчик 14дает команду исполнительному органу 15на отключение электропотребител  от контролируемой сети. В качестве шины питани  17 устройства принимают выход простого параметрического стабилизатора, входной вывод которого подключают к выходу многофазного выпр мител  1. 6 ил. На фиг. 1-4 приведена электрическа  схема устройства: на фиг. 5. 6 - временные диаграммы его работы. Устройство дл  контрол  напр жени  в многофазной сети содержит многофазный однополупериодный выпр митель 1 первый 2, второй 3 и третий 4 делители напр жени , первый 5 и второй 6 компараторы, первый 7 и второй 8 элементы И-НЕ, первый 9, второй 10 и третий 11 элементы ИЛИ, элемент И 12, одновибратор 13, счетчик 14. исполнительный орган 15, линию задержки о со о ел 4 00The invention relates to electrical engineering and is intended for use in alarm devices and the protection of electrical power systems. The purpose of the invention is to increase the reliability of protection by operating the device after a predetermined number of both short-term drops and short-term voltage rises, as well as a result of a decrease or increase in voltage over a long period of time in the phases of the monitored network. The first company relates to electrical engineering and is intended for use in alarm devices and power system protection. The aim of the invention is to increase the reliability of protection by operating the device after a predetermined number of both short-term reductions and short-term voltage rises, as well as a decrease or increase in voltage over a long period of time in the phases of the monitored network. The rator 5 changes its state when the voltage decreases in phases (the threshold is set by the second voltage divider 3), and the second comparator 6 changes its state as the voltage in the phases increases) the threshold is set by the third voltage divider 4) first 9 and second 10 elements OR. element 12 sets the mode of the one-shot 13. for short-term voltage changes, it produces a single pulse, during which counter 14 begins to count the number of these voltage changes to one side or the other for a long period of time, the one-shot 13 starts to work as a generator impulses, counting a given number of which the counter 14 gives the command to the executive body 15 to disconnect the electrical consumer from the monitored network. As a power bus 17, the devices take the output of a simple parametric stabilizer, the input terminal of which is connected to the output of the multiphase rectifier 1. 6 Il. FIG. 1-4 shows the electrical circuit of the device: FIG. 5. 6 - time diagrams of his work. A device for monitoring voltage in a multiphase network contains a multiphase half-wave rectifier 1 first 2, second 3 and third 4 voltage dividers, first 5 and second 6 comparators, first 7 and second 8 elements AND-NOT, first 9, second 10 and third 11 elements OR, element 12, one-shot 13, counter 14. executive authority 15, delay line about 4 o

Description

16,стабилизированную шину питани  17, Первый делитель напр жени  2 первым концевым выводом подключен к выходу од- нополупериодного выпр мител  1 и имеет второй концевой вывод дл  подключени  к нулевому токопроводу сети 18, средн   точка первого делител  напр жени  2 соединена с неинвертированным входом первого компаратора напр жени  Бис инвертированным входом второго компаратора напр жени  6, первые концевые выводы второго 3 и третьего 4 делителей напр жени  соединены с шиной питани 16, a stabilized power bus 17, the first voltage divider 2 is connected to the single-half-voltage rectifier 1 by the first end terminal and has a second terminal terminal for connecting to the zero conductor of the network 18, the middle point of the first voltage divider 2 is connected to the non-inverted input of the first comparator voltage Bis inverted input of the second voltage comparator 6, the first end terminals of the second 3 and third 4 voltage dividers are connected to the power bus
17,вторые концевые выводы - с нулевым токопроводом сети 18, средний вывод второго делител  напр жени  3 соединен с инвертирующим входом первого компаратора напр жени  5, а средний вывод третьего делител  напр жени  4 соединен с неинвертирующим входом второго компаратора напр жени  6, выход которого соединен с первым входом первого элемента И -НЕ 7 и с первым входом первого элемента ИЛИ 9, а выход первого компаратора 5 соединен с вторым входом первого элемента И- НЕ 7 и с первым входом второго элемента ИЛИ 10, причем вторые входы первого 9 и второго 10 элементов ИЛИ соединены с выходом линии задержки 16, вход которой соединен с выходом одно- вибратора 13 и с первым входом третьего ;леменга ИЛИ 11, второй вход которого соединен с выходом первого элемента И- НЕ 7 и с первым входом второго элемента И-НЕ 8, второй вход второго элемента И- НЕ 8 соединен с входом одновибратора 13 и с выходом элемента И 12, выход первого элемента ИЛИ 9 соединен с первым входом элемента И 12, а выход второго элемента ИЛИ 10 соединен с вторым входом элемента И 12, выход третьего элемента ИЛИ 11 соединен с входом Обнуление счетчика 14, выход второго элемента И- НЕ 8 соединен с входом Счет счетчика 14. Лини  задержки выполнена на последовательно соединенном резисторе 19 и конденсаторе 20, первый вывод конденсатора 20 соединен с нулевым токопроводом сети 18, первый вывод резистора 19  вл етс  входом линии задержки 16. а точка соединени  второго вывода конденсатора 20 и второго вывода резистора 19 - выходом ,17, the second end leads are with a zero conductor network 18, the middle lead of the second voltage divider 3 is connected to the inverting input of the first voltage comparator 5, and the middle lead of the third voltage divider 4 is connected to the non-inverting input of the second voltage comparator 6, the output of which is connected with the first input of the first element AND -NE 7 and with the first input of the first element OR 9, and the output of the first comparator 5 is connected to the second input of the first element AND- NOT 7 and to the first input of the second element OR 10, with the second inputs of the first 9 and second 10 elements OR are connected to the output of the delay line 16, the input of which is connected to the output of a single vibrator 13 and to the first input of the third; Lemanga OR 11, the second input of which is connected to the output of the first element AND- NOT 7 and to the first input of the second element AND- NOT 8, the second input of the second element AND- NO 8 is connected to the input of the one-shot 13 and the output of the element AND 12, the output of the first element OR 9 is connected to the first input of the element AND 12, and the output of the second element OR 10 is connected to the second input of the element 12, the output of the third element OR 11 is connected to the input. 14, the output of the second element AND- HE 8 is connected to the input of the counter Counter 14. A delay line is made on a series-connected resistor 19 and a capacitor 20, the first lead of the capacitor 20 is connected to the neutral conductor of the network 18, the first lead of the resistor 19 is the input of the delay line 16 . and the connection point of the second terminal of the capacitor 20 and the second terminal of the resistor 19 is the output,
Исполнительный орган 15 выполнен на разв зывающих диодах 21, переключателе 22, повторителе 23, элементе НЕ 24, исполнительном реле 25, снабженном контактами 26. Счетчик 14 помимо собственно счетчика 27 содержит входной элемент НЕ 28 и элемент И-НЕ 29, один из входов которого соединен с выходом элемента НЕ 24 исполнительного органа 15. Одновибратор 13 выполнен на элементе И-НЕ 30, элементах НЕ 31 и 32, конденсаторе 33 и резисторе 34The executive body 15 is made on the isolation diodes 21, the switch 22, the repeater 23, the element HE 24, the executive relay 25 equipped with contacts 26. The counter 14 in addition to the actual counter 27 contains the input element HE 28 and the element AND NOT 29, one of the inputs of which connected to the output of the element 24 of the executive body 15. The one-vibrator 13 is made on the element AND-30, elements 31 and 32, the capacitor 33 and the resistor 34
(фиг. 2-4).(Fig. 2-4).
Устройство работает следующим образом .The device works as follows.
При полнофазном режиме работы сети с выхода выпр мител  1 пульсирующее на0 пр жение положительной пол рности подаетс  через делитель напр жени  2 на неинвертирующий вход первого компаратора напр жени  5 и на инвертирующий вход второго компаратора напр жени  6.In the full-phase mode of the network, the output of the rectifier 1 is the pulsing positive polarity applied through the voltage divider 2 to the non-inverting input of the first voltage comparator 5 and to the inverting input of the second voltage comparator 6.
5 Нэ инвертирующий вход первого компаратора 5 подаетс  посто нный уровень напр жени  с делител  3 (фиг, 5, UB), а на неинвертирующий вход второго компаратора 6 - с делител  4 (фиг.5, Кб). В резуль0 тате в исходном состо нии на выходах компёраторов формируетс  сигнал Лог. 1 (высокий уровень потенциала), который через первый 9 и второй 10 элементы ИЛИ и через элементы И 12 поступают сигналом5 Ne the inverting input of the first comparator 5 is supplied with a constant voltage level from divider 3 (FIG. 5, UB), and to the non-inverting input of the second comparator 6 from divider 4 (FIG. 5, Kb). As a result, in the initial state, a signal Log is formed at the outputs of the computer recorders. 1 (high potential), which through the first 9 and second 10 elements OR and through the elements And 12 receive a signal
5 Логическа  1, на вход одновибратора 13 и на второй вход второго элемента И-НЕ 8, на первый вход которого поступает с выхода первого элемента И-НЕ 7 сигнал Логический 0 (на входах первого элемен0 та И-НЕ 7 сигналы Логическа  1 с выходов компараторов 5 и 6). в результате на входе Счет счетчика 14 устанавливаетс  уровень Логическа  1, а на входе Обнуление - уровень Логический 0, так как этот5 Logic 1, to the input of the one-shot 13 and to the second input of the second element IS-NOT 8, the first input of which is from the output of the first element IS-NOT 7 signal Logic 0 (at the inputs of the first element IS-NOT 7 signals Logic 1 from the outputs comparators 5 and 6). as a result, at the input of the Account of the counter 14, the level of Logic 1 is set, and at the input of Zeroing - the level of Logic 0, since this
5 уровень формируетс  с выхода третьего элемента ИЛИ 11, на первый и второй входы которого поступают сигналы с уровнем Логический 0 соответственно с выхода одно- вибратора 13 и с выхода первого элементаLevel 5 is formed from the output of the third element OR 11, the first and second inputs of which receive signals with a level of Logic 0, respectively, from the output of a single vibrator 13 and from the output of the first element
0 И-НЕ 7. Счетчик 14 находитс  в исходном состо нии.0 AND-NOT 7. Counter 14 is in the initial state.
При снижении напр жени , например в фазах Ф2 и Ф4, уровень напр жени  с первого делител  2, подаваемый на неинверти5 рующий вход первого компаратора 5 и инвертирующий вход второго компаратора 6, в течение времени п, Г2 становитс  меньше уровн  напр жени , установленного на инвертирующем входе первого компарэто0 ра 5 (фиг. 2. UB), в результате на выходе компаратора 5 по вл етс  сигнал Логический 0 в интервале времени п, тг. (фиг. 5), поступающий на первый вход второго элемента ИЛИ 10, на втором входе которого находитс  сигнал Логический 0 с выходаWhen the voltage decreases, for example, in phases F2 and F4, the voltage level from the first divider 2 supplied to the non-inverting input of the first comparator 5 and the inverting input of the second comparator 6, during the time n, Г2 becomes less than the voltage level set on the inverting the input of the first comparator 5 (Fig. 2. UB), as a result, the output of the comparator 5 is a logical 0 signal in the time interval n, n. (Fig. 5), arriving at the first input of the second element OR 10, the second input of which contains the signal Logical 0 from the output
одновибратора 13, в результате на выходе второго элемента ИЛИ 10, а следовательно, и на выходе элемента И 12 формируетс  перепад сигнала с уровн  Логическа  1 наone-shot 13, as a result, at the output of the second element OR 10, and consequently, at the output of the element 12 And, a signal drop from the level of Logic 1 to
уровень Логический 0 (фиг. 5. д), что приводит к срабатыванию одновибратора 13,и на его выходе по вл етс  сигнал Логическа  1, который, поступа  на первый эход третьего элемента ИЛИ 11. формирует на выходе этого элемента, а следовательно, и на входе Обнуление счетчика 14, сигнал Логический 1 (фиг. 5, ж), разреша  работу счетчика в режиме счета. Одновременно переход уровн  Логическа  1 на уровень Логический 0 на выходе первого компаратора 5 при уменьшении напр жени  передаетс  и на второй вход первого элемента И-НЕ 7, на выходе которого (фиг. 5, г) фор мируетс  перепад напр жени  с Логический 0 на Логическа  1, поступающий на первый вход второго элемента И-НЕ 8, на выходе второго элемента И-НЕ 8, а следовательно , и на счетном входе счетчика 14 сигнал переходит из состо ни  Логическа  1 в состо ние Логический 0, и так как на входе Обнуление счетчика 14 находитс  уровень Логическа  1, счетчик 14 переходит в следующее состо ние. Если в течение времени, когда сигнал на входе Обнуление счетчика 14 имеет значение Логическа  1 (фиг. 5, ж), на счетный вход счетчика 14 поступает заданное число счетных импульсов , на выходах разр дов счетчика 14 формируетс  заданна  комбинаци  сигналов , что приводит к срабатыванию исполнительного органа 15 и к выдаче сигнала с выхода Срабатывание исполнительного органа 15 на вход Запрет счета счетчика 14, при этом электропотребители отключаютс  от контролируемой сети. Если в течение времени, когда сигнал на входе Обнуление счетчика 14 имеет значение Логическа  1, на счетный вход счетчика 14 поступает менее заданного числа счетных импульсов, то на выходах разр дов счетчика 14 заданна  комбинаци  сигналов не сформирована и исполнительный орган 15 не срабатывает. После отработки временной установки на выходе одновибратора 13 формируетс  Логический 0 (фиг. 5. ж), который поступает на первый вход третьего элемента ИЛИ 11, на первом входе которого находитс  также уровень сигнала Логический О (фиг. 5, г), в результате чего на входе Обнуление счетчика 14 сигнал Логический 0 переводит счетчик в исходное состо ние .Logic level 0 (Fig. 5. d), which triggers the one-shot 13, and a Logic 1 signal appears at its output, which, arriving at the first emitter of the third element OR 11, forms the output of this element and, therefore, at the input: Resetting the counter 14, the signal Logical 1 (Fig. 5, g), allowing the counter to operate in the counting mode. At the same time, the transition of the Logical 1 level to the Logical 0 level at the output of the first comparator 5 with a decrease in voltage is transmitted to the second input of the first AND 7 NOT element, the output of which (Fig. 5, d) forms a voltage drop from Logic 0 to Logic 1, arriving at the first input of the second element IS-NE 8, at the output of the second element IS-NOT 8, and hence at the counting input of the counter 14, the signal passes from the state of Logic 1 to the state Logical 0, and since the input is Zero counter 14 is the level of Logic 1, counter 1 4 goes to the next state. If during the time when the input signal Resetting the counter 14 is Logic 1 (Fig. 5, g), the specified number of counting pulses is fed to the counting input of the counter 14, the specified combination of signals is formed at the discharge outputs of the counter 14, which leads to executive body 15 and to output a signal from the output. Operation of the executive body 15 to the input. Disable the counting of the counter 14, while the electrical consumers are disconnected from the monitored network. If during the time when the input signal Resetting the counter 14 is Logic 1, the counter input of the counter 14 is less than a predetermined number of counting pulses, then the discharge outputs of the counter 14 do not generate the specified combination of signals and the actuator 15 does not work. After working off the time setting at the output of the one-shot 13 a Logical 0 is formed (Fig. 5. g), which is fed to the first input of the third element OR 11, the first input of which also contains the signal level Logical O (Fig. 5, d), as a result on the input Resetting the counter 14, the signal Boolean 0 sets the counter to the initial state.
При повышении напр жени  в одной или нескольких фазах, например ФЗ и Ф5 (фиг. 5, а), устройство работает аналогичным образом, за исключением того, что при увеличении напр жени  срабатывает второй компаратор 6, а не первый 5, так как увеличение напр жени  на первом делителе 2 приводитWhen the voltage rises in one or several phases, for example, FZ and F5 (Fig. 5, a), the device operates in the same way, except that when the voltage rises, the second comparator 6 is triggered, and not the first 5, since the increase in voltage marrying the first divider 2 leads
к тому, что потенциал инвертирующего входа больше потенциала неинвертирующего входа и второй компаратор 6 измен ет свое состо ние с уровн  Логическа  1 нз Логический 0, который поступает на первый вход первого элемента ИЛИ 9.to the fact that the potential of the inverting input is greater than the potential of the non-inverting input and the second comparator 6 changes its state from the level of Logic 1 to Logic 0, which is fed to the first input of the first element OR 9.
При увеличении напр жени  сразу во всех фазах до уровн  UK Ue, a Ua U6 устройство работает по алгоритму, описан0 ному выше.With an increase in voltage at once in all phases to the level of UK Ue, and Ua U6, the device operates according to the algorithm described above.
На фиг. 6 показана работа устройства при значительном увеличении напр жени  во всех фазах сразу, когда U« Ue и при уменьшении напр жени  во всех фазах сра5 зу, когда UK UB, причем допускаетс , что это увеличение или уменьшение напр жени  длитс  неограниченно долго (пока устройство не отключит электропотребител  от контролируемой сети). При увеличении на0 пр жени  во всех фазах сразу (U UG) на выходе второго компаратора устанавливаетс  посто нный уровень Логический О, который в свою очередь формирует на выходе первого элемента И НЕ 7 уровеньFIG. 6 shows the operation of the device with a significant increase in voltage in all phases at once, when U U Ue and at a decrease in voltage in all phases, right away, when UK UB, and it is assumed that this increase or decrease in voltage lasts indefinitely (until the device disconnect the power from the monitored network). With an increase in the voltage in all phases at once (U UG), a constant level Logic O is set at the output of the second comparator, which in turn forms the level at the output of the first element AND NOT 7
5 Логическа  1 (фиг. 6. г) и через третий элемент ИЛИ 11 уровень Логическа  1 поступает на вход Обнуление счегчика 14. разреша  работу счетчика в режиме счета. Одновременно переход уровн  сиг0 нала с Логическа  1 на Логический 0 на выходе второго компаратора б передаетс  через первый элемент ИЛИ 9 и через элемент И 12 на вход одновибратора 13 (фиг. 6. д), в результате чего на выходе одновиб5 ратора 13 формируетс  уоовень Логическа  1 (фиг.6, л), который через врем  гз, получаемое в результате прохождени  сигнала через линию задержки 16, приходит на второй вход первого элемента ИЛИ 9,5 Logic 1 (Fig. 6. g) and through the third element OR 11 level Logic 1 is fed to the input Resetting the counter 14. Allow the counter to work in the counting mode. At the same time, the signal level transition from Logic 1 to Logic 0 at the output of the second comparator b is transmitted through the first element OR 9 and through the element 12 to the input of the one-shot 13 (Fig. 6. d), as a result of which the Logical 1 (Fig. 6, L), which through time rh, resulting from passing the signal through delay line 16, arrives at the second input of the first element OR 9,
0 на первом входе которого по прежнему находитс  Логический 0 с выхода второго компаратора 6, в результате на выходе первого элемента ИЛИ 9. а следовательно, и на выходе элемента И 12 (на втором вхо5 де элемента И 12 все это врем  находитс  сигнал Логическа  1, так как первый компаратор 5 не мен ет своего состо ни ) сигнал измен ет свое состо ние с Логический О на Логическа  1 (фиг. 6. д) После от0 работки временной установки одновибратора 13 на его выходе формируетс  сигнал Логический 0, который через врем  гз передаетс  посредством первого элемента ИЛИ 9 и элемента И 12 на вход одновибра5 тора 13 (фиг. 6, д). одновибратор 13 снова взводитс , т.е. на его выходе формируетс  Логическа  1 и процесс повтор тс  снова . В результате пока на выходе второго компаратора (или на выходе первого компаратора дл  случа  уменьшени  нчмр  мин0 at the first input of which the Logic 0 is still output from the output of the second comparator 6, as a result, the output of the first element OR 9 and, consequently, the output of the AND 12 element (at the second input of the AND 12 element the Logical 1 signal is found all this time since the first comparator 5 does not change its state) the signal changes its state from Logic O to Logic 1 (Fig. 6. e) After the time setting of the one-shot 13 is completed, a Logic 0 signal is generated at its output transmitted by the first element and OR 9 and the element And 12 to the input of the one-shot torus 13 (Fig. 6, d). the one-shot 13 is cocked again, i.e. Logic 1 is formed at its output and the process is repeated again. As a result, while at the output of the second comparator (or at the output of the first comparator for the case of decreasing
во всех фазах) находитс  посто нный уровень Логический 0, одновибратор 13 начинает работать как генератор коротких импульсов (фиг. 6,  ). Импульсы с выхода И 12 приход т на второй вход второго элемента И-НЕ 8, на первом входе которого находитс  сигнал Логическа  1 (фиг. 6, г), разрешающа  прохождение импульсов на счетный вход счетчика 14 (фиг, 6, е). Счетчик начинает считать импульсы, генерируемые одновибратором 13 до тех пор, пока на выводах разр дов счетчика 14 формируетс  заданна  переключателем 22 комбинаци  сигналов, в результате чего срабатывает исполнительный орган и отключает электропотребители от контролируемой сети.in all phases) there is a constant level Logic 0, the one-shot 13 starts working as a generator of short pulses (Fig. 6). The pulses from the output AND 12 arrive at the second input of the second element IS-HE 8, the first input of which contains the signal Logic 1 (Fig. 6, d) allowing the passage of pulses to the counting input of the counter 14 (Fig. 6, e). The counter begins to count the pulses generated by the single vibrator 13 until the pin of the counter 14 forms a combination of signals set by the switch 22, as a result of which the actuator operates and disconnects the electrical consumers from the monitored network.
При уменьшении напр жени  во всех фазах сразу (11 UB) работа устройства аналогична работе устройства при повышении напр жени  во всех фазах сразу (UK Ue). за исключением того, что посто нный уровень Логический 0 по вл етс  на выходе первого компаратора 5, а не второго 6.With a decrease in voltage in all phases at once (11 UB), the operation of the device is similar to the operation of the device with an increase in voltage in all phases at once (UK Ue). except that a constant level of Logic 0 appears at the output of the first comparator 5, and not the second 6.
Таким образом, предлагаемое устройство не только обеспечивает срабатывание защиты после заданного числа кратковременных снижений напр жени  в фазах контролируемой сети, но и в случае кратковременных повышений напр жени , а также снижени  или повышени  напр жени  в течение длительного промежутка времени в одной, нескольких или всех фазах сразу контролируемой сети. Положительный эффект изобретени  заключаетс  в повышении надежности защиты энергопотребителей от изменений . напр жени  в многофазной сети и повышение помехозащищенности , Эффективность устройства особенно про вл етс  в использовании его в многофазных сет х, имеющих реактивный характер нагрузки, например в двигател х, которые могут выйти из стро  от повышени  напр жени  или от перекоса фаз, в то же врем  (например, при большом увеличении силы трени  механических частей привода) двигатель .сам может наводить помехи, в сеть, а от той же сети могут питатьс  и другие потребители энергии, например вторичные источники питани , которые также нуждаютс  в защите от изменений напр жени  питани  как кратковременных, так и в течение длительного промежутка времени.Thus, the proposed device not only provides protection after a predetermined number of short-term voltage drops in the phases of the monitored network, but also in the case of short-term voltage rises, as well as a decrease or increase in voltage over a long period of time in one, several or all phases immediately monitored network. The positive effect of the invention is to increase the reliability of protecting consumers from changes. voltage in a multiphase network and increased noise immunity. The efficiency of the device is especially manifested in its use in multiphase networks that have a reactive load, for example, in motors that can fail due to an increase in voltage or from a phase imbalance. the time (e.g., with a large increase in the friction force of the mechanical parts of the drive) engine can interfere with the network, and other energy consumers, such as secondary power sources, which also need In protection against changes in supply voltage, both short-term and for a long period of time.

Claims (1)

  1. Формула изобретени  Устройство дл  контрол  напр жени  в многофазной сети, содержащее многофазный однополупериодный выпр митель с входными выводами дл  подключени  к фазам контролируемой сети,   пвый делитель напр жени , подключенный первым концевым выводом к выходу однополупери- одного выпр мител , а вторым концевым выводом - к клемме дл  подключени  к нулевому токопроводу сети, одновибратор, счетчик, исполнительный орган, причем счетчик имеет дополнительный вход Запрет счета, соединенней с выходом Срабатывание исполнительного органа, аClaims An apparatus for monitoring a voltage in a multiphase network comprising a multiphase one-half-wave rectifier with input terminals for connecting to the phases of the monitored network, a first voltage divider connected to the terminal of a half-wave one-rectifier, and a second terminal to the terminal for connection to the mains zero conductor, one-shot, counter, executive body, and the meter has an additional input; Forbidding is connected to the output. RGANI and
    0 выходы разр дов счетчика соединены с входами исполнительного органа, отличающеес  тем, что, с целью повышени  надежности защиты путем обеспечени  срабатывани  устройства после заданного чис5 ла как кратковременных снижений, так и кратковременных повышений напр жени , а также в результате снижени  или повышени  напр жени  в течение длительного интервала времени в фазах контролируемойThe outputs of the bits of the counter are connected to the inputs of the executive body, characterized in that, in order to increase the reliability of protection by ensuring the operation of the device after a predetermined number of both short-term drops and short-term increases in voltage, as well as a result of decrease or increase in voltage during a long time interval in controlled phases
    0 сети, в него введены второй и третий делители напр жени , первый и второй компараторы напр жени , первый и второй элементы И-НЕ, три элемента ИЛИ, элемент И, лини  задержки и стабилизирован5 на  шина питани , где первые концевые выводы второго и третьего делителей напр жени  соединены со стабилизированной шиной питани , а вторые концевые выводы - с клеммой дл  соединени  с ну0 левым токопроводом сети, средний вывод второго делител  напр жени  соединен с инвертирующим входом первого компаратора , а средний вывод третьего делител  напр жени  - с неинвертирующим входом0 network, the second and the third voltage dividers, the first and second voltage comparators, the first and second AND-NOT elements, the three OR elements, the AND element, the delay line and stabilized 5 to the power bus, where the first terminal terminals of the second and third the voltage dividers are connected to a stabilized power bus, and the second end leads are connected to a terminal for connecting to a null conductor of the network, the middle terminal of the second voltage divider is connected to the inverting input of the first comparator, and the middle terminal of the third voltage divider eni - with non-inverting input
    5 второго компаратора, причем инвертирующий вход второго компаратора и неинвертирующий вход первого компаратора соединены со средней точкой первого делител  напр жени , выход второго компа0 ратора напр жени  соединен с первым входом первого элемента И-НЕ и с первым входом первого элемента ИЛИ, выход первого компаратора соединен с вторым входом первого элемента И-НЕ и с первым5 of the second comparator, where the inverting input of the second comparator and the non-inverting input of the first comparator are connected to the midpoint of the first voltage divider, the output of the second voltage comparator is connected to the first input of the first NAND element and the first input of the first element OR, the output of the first comparator is connected with the second input of the first NAND element and with the first
    5 входом второго элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента ИЛИ и с выходом линии задержки , вход линии задержки соединен с выходом одновибратора и с первым входом5 the input of the second OR element, the second input of which is connected to the second input of the first OR element and to the output of the delay line, the input of the delay line is connected to the one-shot output and to the first input
    0 третьего элемента ИЛИ, выход которого соединен с обнул ющим входом счетчика, а второй вход - с выходом первого элемента И-НЕ и с первым входом второго элемента И-НЕ, выходы первого и второго элементов0 of the third OR element, the output of which is connected to the counter zero input, and the second input is connected to the output of the first NAND element and to the first input of the second NAND element, the outputs of the first and second elements
    5 ИЛИ соединены соответственно с первым и вторым входами элемента И, а выход элемента И соединен с входом одновибратора и с вторым входом второго элемента И- НЕ, выход которого соединен со счетным входом счетчика.5 OR are connected respectively to the first and second inputs of the element AND, and the output of the element AND is connected to the input of the one-shot and the second input of the second element AND-NOT whose output is connected to the counting input of the counter.
    гg
    мm
    Фиг 3Fig 3
    Фиг. 5FIG. five
    II-ПГII-PG
    УЗUltrasound
    ПP
    пP
     
SU894748310A 1989-10-11 1989-10-11 Device for voltage control in multiphase circuit SU1686578A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894748310A SU1686578A1 (en) 1989-10-11 1989-10-11 Device for voltage control in multiphase circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894748310A SU1686578A1 (en) 1989-10-11 1989-10-11 Device for voltage control in multiphase circuit

Publications (1)

Publication Number Publication Date
SU1686578A1 true SU1686578A1 (en) 1991-10-23

Family

ID=21474135

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894748310A SU1686578A1 (en) 1989-10-11 1989-10-11 Device for voltage control in multiphase circuit

Country Status (1)

Country Link
SU (1) SU1686578A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР fsb 1279009. кл. Н 02 Н 7/08, 1987. Авторское свидетельство СССР Nb 1376171, кл. Н 02 Н 3/24, 1988. *

Similar Documents

Publication Publication Date Title
US4359650A (en) High voltage driver amplifier apparatus
US5864456A (en) Clock line over-current protector and industrial control system employing same
US4365164A (en) Vital contact isolation circuit
SU1686578A1 (en) Device for voltage control in multiphase circuit
US3976920A (en) Filtering arrangement for relay protection devices
US5684465A (en) Method and means for supervision of valve units
US4562507A (en) Protective relay
US5027046A (en) Circuit and method for monitoring voltage pulse widths
EP0087700A1 (en) System for detecting a predetermined phase relation between two input electrical quantities detected from an electric power system
SU1376171A1 (en) Device for monitoring short-time voltage drops in phase of multiphase networks
SU1434521A1 (en) Arrangement for protection of trunk lines and supplied connectors
SU1545285A1 (en) Device for protection of electric machine against emergency conditions
SU1203622A1 (en) Voltage relay
SU736256A1 (en) Resistance relay
SU1332445A1 (en) Device for protecting a three-phase electric installation against operation on two phases and against reversed alternation of phases
RU1820439C (en) Device for protection of three-phase electrical installation from one phase break
SU1598030A1 (en) Device for protecting uninterrupted-supply unit
SU1478312A1 (en) Device for controlling pulse signal shaper
RU1830584C (en) Method for control of alternation and break of phases of three-phase supply line
SU1403194A1 (en) Arrangement for interlocking the differential protection of generator of independent power system in connecting wire failures
SU1309166A1 (en) Device for checking phase alternation in three-phase network
SU1341694A1 (en) Device for protecting against voltage step-down
SU1368823A1 (en) Device for checking earthing of mobile electric plants
US3383659A (en) Automatically responding circuit for providing different output signals as the inputsignal changes
GB1561406A (en) Multi-mode control logic circuit for solid state relays