Формула изобретения
Последовательный регистр, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ. причем выход каждого элемента И-НЕ:, кроме четвертого, соединен с первым входом последующего элемента И-НЕ данной ячейки памяти, а выход каждого элемента И-НЕ, 5 кроме первого, соединен с вторым входом предыдущего элемента И-НЕ данной ячейки памяти, первый вход первого элемента ИНЕ первой ячейки памяти является прямым информационным входом регистра, выход 10 четвертого элемента И-НЕ последней ячейки памяти является прямым информационным втчходом регистра, отличающийся тем, что, с целью расширения области применения регистра за счет использования 15 как в синхронном, так и в самосинхронном режимах, в него введены четыре дополнительных элемента И-НЕ, элемент НЕ и четыре элемента И-ИЛИ-НЕ. а в каждую ячейку памяти введен пятый элемент И-НЕ, выход 20 и первый вход которого соединены соответственно с вторым входом и выходом четвертого элемента И-НЕ данной ячейки памяти, выход и первый вход первого элемента ИНЕ каждой ячейки памяти, кроме первой, 25 соединены соответственное вторым входом и выходом пятого элемента предыдущей ячейки памяти, третий.вход каждого элемента И-НЕ, кроме пятого, каждой ячейки памяти соединен с вторым входом последующего 30 элемента И-НЕ данной ячейки памяти, третий вход пятого элемента И-НЕ каждой ячейки памяти, кроме последней, соединен с третьим входом первого элемента И-НЕ последующей ячейки памяти, выход четвер35 того элемента И-ИЛИ-НЕ· соединен с вторым и третьим входами пятого элемента И-НЕ последней ячейки памяти, выход которого является инверсным информационным выходом регистра, выходы первого и второ40 го элементов И-НЕ первой ячейки памяти соединены с входами первого дополнительного элемента И-НЕ, выход которого является управляющим выходом записи регистра, выход четвертого дополнительного элемен45 та И-НЕ соединен с первыми входами первой и второй групп первого элемента И-ИЛИ-НЕ, первый вход третьей группы и второй вход второй группы которого соединены с выходами второго элемента И-ИЛИ5.0 НЕ, а вторые входы первой и третьей групп -с выходом второго дополнительного элемента И-НЕ, первый вход которого соединен с первым входом первого элемента И-НЕ первой ячейки памяти, а второй вход 55 является инверсным информационным входом регистра, выход первого элемента ИИЛИ-НЕ соединен с первым входом первой группы второго элемента И-ИЛИ-НЕ, выход которого соединен с первым входом третьего дополнительного элемента И-НЕ, выход которого соединен с первым входом первой группы третьего элемента И-ИЛИ-НЕ, выход которого соединен с первым входом четвертого дополнительного элемента И-НЕ, выходы второго, третьего и первого элементов И-ИЛИ-НЕ и третьего и четвертого дополнительных элементов И-НЕ соединены соответственно с четвертыми входами первых, вторых, третьих, четвертых и пятых элементов И-НЕ каждой ячейки памяти, выходы которых соединены соответственно с другими входами первых групп второго, третьего и первого элементов И-ИЛИ-НЕ и третьего и четвертого дополнительных элементов И-НЕ, выходы четвертого и пятого элементов И-НЕ последней ячейки памяти соединены соответственно с первым и вторым входами первой и второй групп четвертого элемента И-ИЛИ-НЕ, третьи входы которых соединены соответственно с выхо5 дом четвертого дополнительного элемента И-НЕ и с выходом элемента НЕ, вход которого и первые входы вторых групп второго и третьего элементов И-ИЛИ-НЕ являются входом начальной установки регистра, вы10 ход второго элемента И-ИЛИ-НЕ соединен с первым входом третьей группы и четвертым входом первой группы четвертого элемента И-ИЛИ-НЕ, второй вход третьей группы и четвертый вход второй группы ко15 торого являются управляющим входом считывания регистра.
Фит. 2
167426
Фиг.З
Фи.гЛ