SU1672571A1 - Устройство дл приема информации - Google Patents

Abstract

Изобретение относитс  к электросв зи, вычислительной технике и может быть использовано в устройствах последовательной передачи информации. Цель изобретени  - повышение помехоустойчивости устройства при наличии флуктуационных помех во входном сигнале и расширение его функциональных возможностей путем обеспечени  приема бипол рных двухфазных кодов без нулевого уровн  между битами. Устройство содержит информационные входы 1, линейный блок 2, элементы И-НЕ 3, 4, 7, 8, триггеры 5, 6, 10, 15, 28, элементы ИЛИ 9, 14, элемент И 29, элементы НЕ 19, 20, 30, блоки 16, 24, 35 задержки, резисторы 17, 21, 25, 31, 32, конденсаторы 18, 22, 26, оптроны 33, 34 и шину 23 единичного потенциала. 3 ил.

Description

С/1

с

Изобретение относитс  к электросв зи и вычислительной технике и может быть использовано в устройствах последовательной передачи информации.

Цель изобретени  повышение помехоустойчивости устройства при наличии флук- туационных помех во входном сигнале и расширение его функциональных возможностей путем обеспечени  приема бипол рных двухфазных кодов без нулевого уровн  между битами

На фиг. 1 представлена принципиальна  функциональна  схема устройства; на фиг. 2, 3 временные диаграммы, по сн ющие работу устройства.

Устройство дл  приема информации содержит (см фиг 1)информационные входы 1,линейный блок 2,первый второй элементы И-НЕ 3, 4, первый, второй RS-триггеры 5, 6, третий четвертый элементы И-НЕ 7, 8, первый элемент ИЛИ 9, третий D-триггер 10,

информационный и тактовый выходы 11 и 12 устройства, вход 13 Сброс устройства, второй элемент ИЛИ 14. четвертый D-триггер 15, первый блок 16 задержки, выполненный на резисторе 17, конденсаторе 18. элементах НЕ 19, 20 второй блок 35 задержки , выполненный на резисторе 21,конденсаторе 22, шину 23 единичного потенциала, третий блок 24 задержки, выполненный на резисторе 25, конденсаторе 26 и элементе ИЛИ 27, п тый D-триггер 28 элемент И 29, элемент НЕ 30. Линейный блок 2 выполнен на резисторах 31, 32 и оптронах 33. 34

Устройство работает следующим образом .

Импульс сброса при включении питани  поступает на вход 13 Сброс устройства и через элемент ИЛИ 9 и блок 24 задержки по фронту устанавливает триггер 15 в единичное состо ние. Через врем , формируемое блоком 35 задержки, с выхода элемента НЕ

о

ю с 

VI

30 на оход триггера 10 поступает сигнал, устанавливающий его в исходное нулевое состо ние, а через врем , формируемое блоком 16 задержки, триггеры 5, 6, 15, 28 также устанавливаютс  в исходное нулевое состо ние. На выходах 11, 12 устройства устанавливаетс  логический нуль. В случае поступлени  на вход 1 устройства положительной полуволны единичной посылки сигнала , содержащего нулевые уровни между битами (см. фиг. 2а), на первом выходе блока 2 формируетс  импульс (см. фиг. 26), который через элемент И-НЕ 3 (см. фиг. 2г)уста- навливает триггер 5 в единичное состо ние (см. фиг, 2е). Эгот же импульс через элемент ИЛИ 9 поступает на третий блок 24 задержки (см. фиг, 2к), с выхода которого задержанный импульс (см фиг. и) поступает на триггеры 15 и 28, срабатывающие по заднему фронту импульса (см фиг. 2л, н). Триггер 28 дает разрешение на элемент И 29 дл  прохождени  тактового импульса, сформированного офицательной полуволной единичной посылки, который формируетс  на втором выходе блока 2 (см, фиг. 2в). При совпадении сигналов на входах элемента И-Н Е 8 отрицательный импульс (см. фиг. 2р) с его выхода поступает через элемент ИЛИ 14 в виде положительного импульса (см. фиг 2с) на вход элемента И 29 и информа- ционный вход триггера 28. Триггер 28 срабатывает по заднему фронту импульса (см. фиг. 2и) при по влении на информационном входе триггера 28 положительного импульса , сформированного от отрицательной пол- уволны биимпульсной посылки (см. фиг. 2с). Затем триггер 28 открывает элемент И 29 и триггер 10 срабатывает по переднему фронту импульса с выхода элемента ИЛИ 14 (см. фиг. 2с). С триггера 10 передний фронт так- тового импульса поступает на выход 12 устройства (см. фиг, 2у). Положительный перепад с триггера 15, задержанный в блоке 35 задержки (см фиг. 2м), через элементы НЕ 30 выдаетс  дл  формировани  заднего фронта тактового импульса на выходе 12 устройства (см фиг. 2у). Величина задержки в блоке 35 задержки выбираетс  из расчета

- гэад -,

где Тдад - врем  задержки;

1 длительность импульса положительной или отрицательной полуволны биим- пульсного сигнала.

По импульсу сброса (см фиг. 2м), сфор- мированному блоком 16 задержки, триггеры 5, 6, 28, 1С) усланаппиваютс  в исходное состо ние и на выходе 11 устанавлипаетс  логический путь При этом отрицательный

перепад на выходе триггера 15 поступает через блок 35 задержки, элемент НЕ 30 и блок 16 задержки на сбросовые входы триггеров 5, 6, 10, 15, 28, устанавлива  их в рабочее состо ние и разреша  прохождение следующих посылок с информационных входов устройства. Величина задержки блока 16 задержки выбираетс  из расчета, что врем  задержки гзад должно перекрывать окончание второй полуволны биимпульсной посылки. Аналогично работает устройство при вступлении на вход биимпульсного сигнала , соответствующего нулевой посылке на входе 1. В этом случае переключаетс  триггер 6. На выходе I I отсутствует импульс (см. фиг. 2а, в, е). При поступлении на вход 1 флуктуационной помехи, наложенной на полуволну биимпульсной посылки (см, фиг. 2а), на выходах блока 2 формируютс  дополнительные короткие импульсы, но они не вызывают срабатывани  триггеров 15 и 10, так как блокируютс  блоком 24 задержки. Нормальна  работа устройства обеспечиваетс  лишь тогда, когда за положительной полуволной об зательно следует отрицательна  полуволна, и наоборот. Исход  из этого, величина задержки в блоке 24 задержки должна быть такова, чтобы одна полуволна давала разрешение на прохождение другой полуволны. Кроме того, величина задержки выбираетс , исход  из ожидаемой длительности полуволны флуктуационной помехи гпх

Гпх Гзад -Q- ,

где гпх - длительность флуктуационной помехи;

Гзад величина задержки блока 24 задержки;

Т - длительность импульса полуволны биимпульсного сигнала.

Таким образом отрицательна  и положительна  полуволны флуктуационной помехи блокируютс  блоком 24 задержки, не проход т на триггеры 15 и 28 и не нарушают работу устройства. В случае, когда на вход устройства подаетс  бипол рный двухфазный код без нулевого уровн  между битами (см. фиг. За) декодирование первой положительной и первой отрицательной полуволн биимпульсной посылки происходит аналогично описанному выше, причем начало формировани  импульса сброса происходит по заднему фронту первой полуволны первой биимпульсной посылки, а действие импульса сброса происходит во врем  действи  второй полуволны первой биимпульсной посылки и заканчиваетс  в начале первой полуволны последующей (второй)

биимпульсной посылки По окончании импульса сброса происходит сн тие запрета с элемента И-НЕ,з действующа  в это врем  перва  полуволна второй биимпульсной посылки проходит через элемент И-НЕ 3 (см. фиг. 1-3) взводит триггер 5. Таким образом происходит дальнейша  обработка последующих посылок.

Claims (1)

1. Формула изобретени  Устройство дл  приема информации, содержащее элемент НЕ, линейный блок, входы которого  вл ютс  информационными входами устройства, первый и второй выходы линейного блока соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов И-НЕ. выходы первого и третьего элементов И-НЕ соединены соответственно с входом установки в 1 первого триггера, первым инверсным входом первого элемента ИЛИ и входом установки в 1 второго триггера, вторим инверсным входом первого элемента ИЛИ, пр мой выход первого триггера соединен с вторым входом четвертого элемента И-НЕ и  вл етс  информационным выходом устройства, инверсный выход первого триггера соединен с вторым рходом третьего элемента И-НЕ погмой выход второго триггера соединен с вторым входом второго элеменч  И-НЕ, инверсный выход второго триггера соединен с вторым входом первого элемента И-НЕ, выходы второго и четвертого элементов И-HF соединены с инверсными входами второго элемента ИЛИ третий инверсный вход пс-рвого элемента ИЛИ  вл етс  входом Сброс |-s3h L1--

   jfe %

   ГЙ , irV

   тройства, вход первого блока задержки соединен с входом установки в О третьего триггера, информационный вход которого подключен к шине единичного потенциала, 5 пр мой выход третьего триггера  вл етс  тактовым выходом устройства, выход первого блока задержки соединен с установочными входами в О первого, второго и четвертого триггеров, информационный

   0 вход четвертого триггера подключен к шине единичного потенциала, пр мой выход соединен с входом второго блока задержки, отличающеес  тем, что, с целью повышени  помехоустойчивости устройст5 ва при наличии флуктуационных помех во входном сигнале и расширени  его функциональных возможностей путем обеспечени  приема бипол рных двухфазных кодов без нулевого уровн  между битами, в него вве0 дены третий блок задержки, п тый триггер и элемент И, первый вход которого объединен с информационным входом п того триг- гера и подключен к выходу второго элемента ИЛИ, вход установки в О п того

   5 триггера объединен с третьими входами первого третьего элементов И-НЕ и подключен к выходу первого блока задержки, вход третьего блока задержки соединен с выходом первого элемента ИЛИ, выход под0 ключзн к тактовым входам п того и четвертого триггеров, пр мой выход п того i риггера соединен с вторым входом элемен та И, выход которого подключен к тактовому входу третьего триггера, вход и выход элэ5 мента НЕ подключены соответственно к оду второго блока задержки и пходу первого блока задержки.

    л

   i / | и | /

   JTL

   ГТ

   л

   LJ

   Л

   Придедение 6 исходное состо ние

   Работа без помех

   Фие.1

   лл

   гт

   п

   п

   Работа при наличии помех

   О

   Работа §ез помех Работа при наличии помех

   Фиг.З