Claims (2)
Формула изобретения 50The claims 50
1. Устройство для отображения графической информации на экране телевизионного индикатора, содержащее генератор изображений, генератор тактовых 55 импульсов, счетчик адреса, первый коммутатор адреса, формирователь синхросигналов, первый блок оперативной памяти, формирователь 'управляющих сигналов, коммутатор управляющих сиг— налов, коммутатор данных, вход-выход генератора изображений является входом-выходом устройства, выходы первой группы генератора изображений подключены к информационным входам первого блока памяти, выходы которого подключены к информационным входам первой группы коммутатора данных, выходы второй группы генератора изображений подключены к информационным входам первых групп первого коммутатора адреса и формирователя управляющих сигналов, выходы группы которого подключены к информационным входам второй группы 'Первого коммутатора адреса, выходы третьей группы генератора изображений подключены к информационным входам второй группы формирователя управляющих сигналов, выход которого подключен к первому информационному входу коммутатора управляющих сигналов, управляющий и второй информационный входы которого соединены с первым и вторым выходами генератора изображений, управляющий вход первого блока оперативной памяти соединен с выходом коммутатора управляющих сигналов, адресные входы - с выходами первого коммутатора адреса^ первый и второй управляющие входы которого соединены с первыми выходами соответственно формирователя синхросигналов и генератора изображений, выход генератора тактовых импульсов подключен к тактовым входам генератора изображений, формирователя управляющих сигналов и счетному входу счетчика адреса, выход которого подключен к входу формирователя синхросигналов, второй выход которого подключен к синхровходу телевизионного индикатора, выходы группы счетчика адреса подключены к информационным входам третьей группы первого коммутатора адреса, выходы коммутатора данных подключены к информационным входам телевизионного индикатора, от л ичающееся тем, что, с целью упрощения устройства, оно содержит группу формирователей коммутирующих сигналов, тактовые входы которых соединены с выходом генератора тактовых импульсов, адресные входы первой и второй групп - соответственно с выходами второй группы генератора изображений и выходами группы счетчи ка адреса, управляющие входы группы с выходами четвертой группы генератора изображений, выходы формирователей коммутирующих сигналов группы подключены к управляющим входам коммутатора данных, информационные входы второй группы которого соединены с выходами пятой группы генератора изображений,1. A device for displaying graphical information on a television indicator screen, comprising an image generator, 55 pulse clock generator, address counter, first address switch, clock driver, first RAM unit, control signal generator, control signal switch, data switch, the input-output of the image generator is the input-output of the device, the outputs of the first group of the image generator are connected to the information inputs of the first memory block, the outputs of which о are connected to the information inputs of the first group of the data switch, the outputs of the second group of the image generator are connected to the information inputs of the first groups of the first address switch and control signal generator, the outputs of which are connected to the information inputs of the second group of the First address switch, the outputs of the third group of the image generator are connected to information inputs of the second group of control signal generator, the output of which is connected to the first information input of the control switch signal, the control and second information inputs of which are connected to the first and second outputs of the image generator, the control input of the first block of RAM is connected to the output of the control signal switch, the address inputs to the outputs of the first address switch ^ the first and second control inputs of which are connected to the first outputs respectively, the clock driver and the image generator, the output of the clock generator is connected to the clock inputs of the image generator, driver signal and counter input of the address counter, the output of which is connected to the input of the clock generator, the second output of which is connected to the clock input of the television indicator, the outputs of the address counter group are connected to the information inputs of the third group of the first address switch, the data switch outputs are connected to the information inputs of the television indicator, from which, in order to simplify the device, it contains a group of switching signal generators, the clock inputs of which are connected to the output the clock generator, the address inputs of the first and second groups, respectively, with the outputs of the second group of the image generator and the outputs of the group of the address counter, the control inputs of the group with the outputs of the fourth group of the image generator, the outputs of the formers of the switching signals of the group are connected to the control inputs of the data switch, information inputs the second group of which is connected to the outputs of the fifth group of the image generator,
II
2. Устройство по п. 1, отличающееся тем, что каждый формирователь коммутирующих сигналов содержит второй коммутатор адреса, второй и третий блоки оперативной памяти, первый и второй регистры, первый, второй, третий и четвертый компараторы, первый, второй и третий элементы И, первые входы первого и второго элементов И являются тактовым входом формирователя, вторые входы первого и второго элементов И, первый вход третьего элемента И, управляющие входы второго коммутатора адреса, первого и второго регистров - управляющими входами группы формирователя, информационные входы первой группы второго коммутатора адреса, информационные входы первого и второго регистров, второго и третьего блоков памяти - адресными входами первой группы формирователя, информационные входы вторых групп второго коммутатора адреса, первого, второго третьего и четвертого компараторов адресными входами второй группы формирователя, выход третьего элемента И - выходом формирователя, адресные входы второго и третьего блоков оперативной памяти соединены с выходами второго коммутатора адреса, управляющие входы - с выходами соответственно первого и второго элементов И, выходы второго и третьего блоков оперативной памяти подключены к информационным входам первых групп соответственно третьего и четвертого компараторов, выходы которых подключены к второму и третьему входам третьего элемента И, информационные входы первых групп первого и второго компараторов соединены с выходами соответственно первого и второго регистров, а выходы подключены к четвертому и пятому входам третьего элемента И.2. The device according to claim 1, characterized in that each driver of the switching signals contains a second address switch, second and third blocks of RAM, first and second registers, first, second, third and fourth comparators, first, second and third elements the first inputs of the first and second elements And are the clock input of the former, the second inputs of the first and second elements And, the first input of the third element And, the control inputs of the second switch addresses, the first and second registers are the control inputs of the group the information inputs of the first group of the second address switch, information inputs of the first and second registers, the second and third memory blocks are the address inputs of the first shaper group, information inputs of the second groups of the second switch address, the first, second third and fourth comparators are the address inputs of the second shaper group, the output of the third element And - the output of the shaper, the address inputs of the second and third blocks of RAM are connected to the outputs of the second switch addresses that control odes - with the outputs of the first and second elements of I, respectively, the outputs of the second and third blocks of RAM are connected to the information inputs of the first groups of the third and fourth comparators, the outputs of which are connected to the second and third inputs of the third element And, the information inputs of the first groups of the first and second comparators connected to the outputs of the first and second registers, respectively, and the outputs are connected to the fourth and fifth inputs of the third element I.