SU1656567A1

SU1656567A1 - Pattern recognition device

Info

Publication number: SU1656567A1
Application number: SU894704220A
Authority: SU
Inventors: Владас Йонович Ветерис; Лигита-Рамуне Винцовна Монтвилайте; Рамунас-Арвидас Владович Ветярис; Бронюс Миколович Паленис
Original assignee: Каунасский Политехнический Институт Им.А.Снечкуса
Priority date: 1989-06-14
Filing date: 1989-06-14
Publication date: 1991-06-15

Abstract

Изобретение относитс к автоматике и может быть использовано в системах управлени прин тием решений. Цель изобретени состоит в повышении надежности распознавани обьектов. Поставленна цель достигаетс путем использовани совокупности признаков, характеризующих свойства объекта, что обеспечиваетс введением регистра 1 сдвига, информационный и синхронизирующий входы которого вл ютс информационным и синхронизирующим входами устройства, третьего 19 и четвертого 20 элементов задержки, второго счетчика 18, счетный вхсд которого соединен с выходом переноса первого счетчика, а нулевой вход подключен к установочному входу устройства. 1 илThe invention relates to automation and can be used in decision control systems. The purpose of the invention is to improve the reliability of object recognition. The goal is achieved by using a set of signs characterizing the properties of the object, which is provided by the introduction of the shift register 1, the information and synchronization inputs of which are the information and synchronization inputs of the device, the third 19 and fourth 20 delay elements, the second counter 18, the counting input of which is connected to the output transfer the first counter, and the zero input is connected to the installation input of the device. 1 silt

Description

Изобретение относитс к автоматике, в частности к устройству дл распознавани образов, и может быть использовано в системах управлени прин тием решений.The invention relates to automation, in particular to a device for pattern recognition, and can be used in decision control systems.

Цель изобретени - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

На чертеже представлена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит регистр 1 сдвига, регистр 2, блок 3 пам ти, селектор 4 признаков , включающий дешифратор 5 и элементы И 6 и 8, синхронизатор 9, включающий элементы ИЛИ 10 и 12, элемент И 13 и элемент 14 задержки, элемент И 15, триггер 16, первый счетчик 17, второй счетчик 18, первый 19, второй 20 элементы ИЛИ, первый 21, второй 22, третий 23 элементы задержки. На чертеже показаны входы 24-28 и выходы 29-32.The device contains a shift register 1, a register 2, a memory block 3, a selector 4 of signs, including a decoder 5 and elements AND 6 and 8, a synchronizer 9, including elements OR 10 and 12, an element 13 and a delay element 14, an element 15, trigger 16, first counter 17, second counter 18, first 19, second 20 elements OR, first 21, second 22, third 23 delay elements. The drawing shows the inputs 24-28 and outputs 29-32.

Устройство работает следующим образом .The device works as follows.

Перед началом работы на вход 27 подаетс импульс сброса и все узлы устройства устанавливаютс в исходное состо ние. Работа устройства начинаетс с последовательного поступлени на вход 24 кодов признаков, характеризующих распознаваемые объекты. Первый признак поступает в виде кода на информационный вход регистра 1, куда заноситс синхроимпульсом с входом 25. Режим приема кода в регистр 1 сдвига обеспечиваетс подачей разрешающей потенциала с инверсного выхода триггера 16 на вход управлени приемом кодов регистра 1, поскольку триггер 16 находитс в исходном состо нии.Before starting work, a reset pulse is applied to input 27 and all the nodes of the device are reset. The operation of the device begins with the sequential arrival at the input of 24 codes of signs characterizing recognizable objects. The first sign comes in the form of a code to the information input of the register 1, where it is entered by a clock pulse with the input 25. The code receiving mode in the shift register 1 is provided by applying the resolution potential from the inverse output of the trigger 16 to the control input of the receiving codes of the register 1, since the trigger 16 is in the initial state nii.

Импульс синхронизации с входа 25, задержанный элементом 21 на врем параллельной загрузки регистра 1, поступает в единичный вход триггера 16 и устанавливает его в 1, при этом регистр 1 переходит из режима параллельной загрузки в режим сдвига, а элемент И 15 открываетс по одному входу, на другой вход элемента И 15 посто нно подана сери тактирующих импульсов . Через открытый элемент И 15 тактирующие импульсы поступают как на вход сдвига регистра 1, так и на счетный вход счетчика 17, фиксирующего число сдвигов.The synchronization pulse from input 25, delayed by element 21 for the time of parallel loading of register 1, enters the single input of trigger 16 and sets it to 1, while register 1 changes from parallel loading to shear mode, and And 15 opens through one input, To the other input of the element 15, a series of clocking pulses is constantly fed. Through the open element And 15 clocking pulses arrive at the input of the shift register 1, and the counting input of the counter 17, fixing the number of shifts.

Под воздействием тактирующих импульсов с выхода элемента И 15 код первого признака сдвигаетс в сторону старших разр дов . Как только код первого признака будет сдвинут на число разр дов, равное числу разр дов в коде первого признака, на выходе переноса счетчика 17 по витс импульс переноса, который, во-первых, через элемент И 19 сбросит триггер 16 в исходное состо ние, вновь перевод регистр 1 в режим параллельной загрузки, во-вторых, выдаетс на выход 32 в качестве импульса синхронизации о готовности первого признака распознаваемого объекта, и, в-третьих , поступает на счетный вход счетчика 18,Under the influence of the clock pulses from the output of the element 15, the code of the first feature shifts towards the higher bits. As soon as the code of the first feature is shifted by the number of bits equal to the number of bits in the code of the first feature, the transfer output of the counter 17 leads to a transfer pulse, which, first, through the AND 19 element will reset the trigger 16 to its initial state, again transferring register 1 to parallel loading mode, secondly, is output to output 32 as a synchronization pulse on the readiness of the first sign of a recognizable object, and, third, arrives at the counting input of counter 18,

фиксирующего число признаков, характери- зирующих за вленный объект. По сигналу с выхода 32 на информационный вход 24 поступает код второго признака, характеризи- рующий объект распознавани , которыйfixing the number of signs characterizing the claimed object. The signal from the output 32 to the information input 24 receives the code of the second sign characterizing the object of recognition, which

0 будет загружен в регистр 1 и сдвинут аналогичным образом.0 will be loaded into register 1 and shifted in the same way.

Описанные процедуры продолжаютс до тех пор, пока в регистре 1 полностью не окажетс слово, составленное из всех при5 знаков, характеризующих обьект распознавани . Этот факт фиксируетс счетчиком 18, на выходе переполнени которого в этот момент по вл етс импульс переноса, который после задержки на врем срабатывани The described procedures continue until register in register 1 completely contains a word made up of all signs characterizing the object of recognition. This fact is detected by a counter 18, at the output of which overflow at this moment a transfer pulse appears, which after a delay of response time

0 регистра 1 сдвига и дешифратора 5 элементов 23 задержки поступает на опрос состо ни элементов И 6-8, 13. Дешифратор 5 расшифровывает набранный код; если он соответствует коду описани входной ситу5 ации, зафиксированному в устройстве, то открываетс по потенциальному входу один из элементов И 6-8. На импульсный вход элементов 6-8 поступает импульс переноса, который с выхода счетчика 18 проходит че0 рез соответствующий элемент И 6-8 и поступает на соответствующий вход считывани блока 3 пам ти, выполненный в виде ПЗУ, где в фиксированной чейке по указанному входу записаны все параметры0 of the shift register 1 and the decoder 5 delay elements 23 arrives at polling the state of the elements 6-8, 13. The decoder 5 decrypts the dialed code; if it corresponds to the description code of the input situation recorded in the device, then one of the elements 6-8 opens on the potential input. The pulse input of elements 6-8 receives a transfer pulse, which from the output of counter 18 passes through the corresponding element 6-8 and enters the corresponding read input of memory block 3, made in the form of a ROM, where in a fixed cell all the options

5 распознаваемого объекта. Код параметров считываетс на вход регистра 2, куда они занос тс импульсом синхронизации, прошедшим элемент ИЛИ 10 и элемент 14 задержки .5 recognizable object. The parameter code is read into the input of register 2, to which they are driven by a synchronization pulse, which has passed the OR 10 element and the delay element 14.

0 Параллельно с выхода элемента 14 задержки , задерживающего входной импульс на врем считывани кодового слова из блока 3 пам ти, импульс выдаетс как на выход 30 в качестве сигнала распознавани объек5 та, так и через элемент ИЛИ 11 на сброс регистра 1 сдвига.0 In parallel with the output of delay element 14, which delays the input pulse for the time of reading the code word from memory block 3, the pulse is outputted both to output 30 as an object recognition signal and through the OR 11 element to reset the shift register 1.

По сигналу готовности кода с выхода 30 на вход 26 поступает сигнал приема кода в ЭВМ, который через элемент И 4 группыThe signal readiness code from output 30 to input 26 receives a signal receiving the code in the computer, which through the element And 4 groups

0 выдает кодовое слово параметров образа через информационный выход 29 на входы ЭВМ.0 outputs the code word of the parameters of the image through the information output 29 to the inputs of the computer.

Тем же импульсом с входа 26, задержанным элементом 22 задержки на врем пере5 дачи кода с регистра 2 на выход 29, регистр 2 через элемент ИЛИ 20 сбрасываетс в исходное состо ние. Если же совокупность признаков, характеризующих предъ вленный образ, не соответствует объектам рас- познавани , зафиксированным вThe same pulse from input 26, the delayed delay element 22 at the time of transferring the code from register 2 to output 29, register 2 through the element OR 20 is reset to its initial state. If the set of features characterizing the image presented does not correspond to the objects of recognition recorded in

устройстве, то высоким потенциалом дешифратора 5, соответствующим этому коду, через элемент ИЛИ 12 будет открыт элемент И 13 и импульс переноса с выхода элемента 23 задержки проходит элемент И 13 как на выход 31 в качестве сигнала Ложный образ , тз через элемент ИЛИ 11 на нулевой вход регистра 1, сбрасыва его в исходное состо ние.the device, then the high potential of the decoder 5 corresponding to this code through the element OR 12 will open element And 13 and the transfer pulse from the output of element 23 of delay passes element And 13 as output 31 as a signal False image, TK through element OR 11 to zero register input 1, resetting it to its original state.

Таким образом, введение новых узлов и новых конструктивных св зей позвол ет существенно повысить надежность распознавани .Thus, the introduction of new nodes and new constructive links can significantly improve the reliability of recognition.

Claims

Invention Formula

A pattern recognition device containing a register, the information inputs of which are connected to the outputs of the memory unit, and the synchronization input is connected to the first output of the synchronizer, a trigger, the inverse input of which is connected to the output of the first OR element, and the forward output is connected to one input of the first And, the other input of which is the clocking input of the device, the first delay element whose input is the first synchronizing input of the device, the feature selector, the outputs of which are connected to the corresponding conductive inputs read block memory and with the control inputs E yuschi- synchronizer of the first group unit coincidence data inputs of which are connected to the outputs of the register, and a clock input is the second input of the synchronizing device,

The first counter and the OR element, characterized in that, in order to increase the reliability of the device, it contains a shift register, the information input of which is the information input of the device, the synchronization input connected to the second synchronization input of the device, the control input of the operating mode is connected to the inverse output of the trigger, the shift control input of the shift register is connected to the output of the first element And, the setup input is connected to the second output of the synchronizer, the second delay element, the input of which is connected to the second The second synchronization input of the device, the second counter, the counting input of which is connected to the output of the first counter, this zero input is the installation input of the device, the third delay element whose input is connected to the output of the second counter, and the output is connected to the clock inputs of the address selector and the synchronizer In this case, the control inputs of the second synchronizer group are connected to the corresponding outputs of the attribute selector, the synchronizer installation input is connected to the device installation input connected to one The input of the second element OR, the other input of which is connected to the output of the first counter, the inputs of the second element OR are connected to the installation input of the device and the output of the second delay element;