SU1633484A1 - Antichatter device - Google Patents

Antichatter device Download PDF

Info

Publication number
SU1633484A1
SU1633484A1 SU864081459A SU4081459A SU1633484A1 SU 1633484 A1 SU1633484 A1 SU 1633484A1 SU 864081459 A SU864081459 A SU 864081459A SU 4081459 A SU4081459 A SU 4081459A SU 1633484 A1 SU1633484 A1 SU 1633484A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
synchronous
zero
output
Prior art date
Application number
SU864081459A
Other languages
Russian (ru)
Inventor
Андрей Николаевич Ершов
Эдуард Матвеевич Серебряный
Original Assignee
Предприятие П/Я Г-4149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4149 filed Critical Предприятие П/Я Г-4149
Priority to SU864081459A priority Critical patent/SU1633484A1/en
Application granted granted Critical
Publication of SU1633484A1 publication Critical patent/SU1633484A1/en

Links

Abstract

Изобретение относитс  к области м 1 льепоп техники. Цель изобрете«- ни  - расширение области применени  за счет обеспечени  защиты от дребезга парафазного выходного сигнала. Устройство содержит синхронный D- триггер, асинхронный триггер, элемент ИЛН-НЕ, элемент задержки, при этом на выходах синхронного D-триг- гера формируетс  парафаэный сигнал, защищенный от импульсов дребезга входно о сигнала. 2 ил.This invention relates to the field of m 1 lylopop technology. The purpose of the invention is to expand the scope by providing bounce protection for a paraphase output signal. The device contains a synchronous D-trigger, an asynchronous trigger, an element LNN-NOT, a delay element, while at the outputs of the synchronous D-trigger a para-fea signal is generated that is protected from the bounce pulses of the input signal. 2 Il.

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, например, при формировании сигналов управл ющих воздействий.The invention relates to a pulse technique and can be used in automation and computing devices, for example, in the generation of control signals.

Цель изобретени  - расширение области применени  за сче. обеспечени  защиты от дребезга па рфазного выходного сигнала.The purpose of the invention is to expand the scope of application for the account. provide bounce protection for a pa-phase output signal.

На фиг.1 приведена функциональна  схема устройства; на Фиг, - временные диагиач-ч; его работы.Figure 1 shows the functional diagram of the device; in FIG - temporary diagiach; his works.

Устройство дл  защиты °т пр( га входного сигнала c i;iepi инхрон- ный D-триггер 1 , уир.иит .сщш вход которого соединен с шиноп .епи  высокого уровн , а тактовый  чод - с входной шиной устройства и первым входом элемента IL lH-IIb 2 . Второй вход элемента ИПИ-НЕ 2 подкл ; н к входу установки нул  асин/.рччыого триггера 3 и через элемент 4 задержки с инверсным выходом синхронногоA device for protection of the voltage (input signal ci; iepi synchronous D-flip-flop 1, uir.iit. The input of which is connected to the high-level power supply circuit and the clock choke to the input bus of the device and the first input of the element IL lH -IIb 2. The second input of the element IPI-NOT 2 podkl; n to the input of the installation zero asin /. Trigger trigger 3 and through the element 4 of the delay with the inverse output of the synchronous

D-триггера 1, соединенного входом установки нул  с пр мым выходом асинхронного триггера 3, вход установки в единицу которого подключен к выходу элемента ИЛИ-НЕ 2.D-flip-flop 1, connected by the input of the zero setting to the direct output of the asynchronous trigger 3, the input of the installation in the unit of which is connected to the output of the OR-NOT 2 element.

Элемент 4 задержки может быть выполнен в виде емкостной интегри рунной пени, дл  повышени  температурной стабильности времени за- дер к и которой на ее выходе может быть установлен формирующий триггер Ч г идта. The delay element 4 can be made in the form of a capacitive integration run, in order to increase the temperature stability of the delay time and which can be set at its output by a forming trigger H g and t.

Ус1ройство работает следующим образом.The device operates as follows.

После включени  питани , если на входе устройства присутствует нулевой уровень напр жени , триггеры I и 3 устанавливаютс  в исходное нулевое состо ние. Врем  приведени  устройства в исходное состо ние не превышает времени задержки распространени  сигнала в элементе 4 задержки.After turning on the power, if a zero voltage level is present at the device input, the triggers I and 3 are reset to the initial zero state. The time of bringing the device to the initial state does not exceed the delay time of signal propagation in the delay element 4.

Первый положительный фронт поступившего на вход устройства импульс-The first positive front of the input pulse device

(L

оabout

со соwith so

4242

ооoo

4four

ною сигнала (фн.2а) переключав D-триггер I в состо ние логической единицы (фиг. 26, в). Сохран ющийс  на выходе элемента 4 задержки сигнал логической единицы запрещает прохождение импульсов дребезга через элемент ИЛИ-НЕ 2 и удерживает асинхронный триггер 3 в исходном нулевом состо нии. На входе установки нул  синхронно о D-трипера 1 присутству- jг нулевой уровень напр жени , исключающий повторное срабатывание триг- ггра от импульсов дроблени .the signal of the signal (fn.2a) switching the D-trigger I to the state of the logical unit (Fig. 26, c). The signal of the logical unit stored at the output of the delay element 4 prevents the bounce pulses through the OR-NOT 2 element and keeps the asynchronous trigger 3 in the initial zero state. At the input of the zero setting, synchronously with the D-tripper 1, there is a jr zero voltage level, which excludes the repeated triggering of the trigger from the grinding pulses.

Через врем  задержки срабатыва- ни  элемента 4 задержки на его выходе по вл етс  нулевой уровень на пр шени  (фш . 2 г), ПОД1 от авливаыщии устройство к приему жадного фронта нходного импульса. Причем врем  за- ржки распространени  сигнала в 1емснте 4 задержки должно быть не меньше времени присутстви  дребез- 1очых импульсов на фронтах нходного с и нала .After the delay time of the operation of the element 4, the delay at its output appears zero at the spike (flash 2 g), POD1 from the pick-up device to receive the greedy front of the input pulse. Moreover, the delay time of propagation of a signal in 1emst 4 delay should not be less than the time of the presence of bounce-1 pulse on the fronts of the current and the pulse.

По первому отрицательному фронту гчоцного сигнала (фиг. 2а) на вьг - J ie -элемента ШШ-11Е 2 формируема  п -чожительныи перспач. нмпулыа ча ;; ycianoBKn в едилмцу асинхронного триггера 3, Асинхроннпч триггер J, установившись п единичное состо ние (фиг. 2е), приводит синхронный D-триггер 1 по пчоду уст IHOFIKM нули в исходное нулевое состо ние (фиг. 2б, в) и удерживав его р этом поло/кении независимо о г при г- стви  импульсов дребе и л на гакнтчом входе,On the first negative front of the gchots signal (Fig. 2a) on yr - J ie - elements ШШ-11Е 2 formed n - perceptive and perspach. nmpulya ;; ycianoBKn in asynchronous trigger 3, Asynchronous trigger J, having set up a single state (Fig. 2e), causes the synchronous D-trigger 1 on the IHOFIKM lip of the zero state to its original zero state (Fig. 2b, c) and holding it polo / kenya, independently of g with g-stacks of pulses of a drebe and l at the command input,

Через врем  задержки распространени  сигнала в элементе 4 задержки на его выходе формируетс  положительный уровень напр жени  (фиг. 2г), обуславливающий по вление нулевого уровн  на входе установки в единицу асинхронного тршгера 3 (фиг. 2д) и установку его в исходное нулевое состо ние (фиг. 2с) по нулевому входу (фиг. 2г).Through the delay time of the signal propagation in the element 4, a positive voltage level is formed at its output (Fig. 2d), causing the zero level to appear at the unit input to the asynchronous unit 3 (Fig. 2e) and reset it to the initial zero state ( Fig. 2c) at the zero input (Fig. 2d).

При этом устройство возвращаетс  в исходное состо ние и готово к поступлению очередного входного сигнала .In this case, the device returns to its original state and is ready to receive the next input signal.

Таким образом, на выходах синхронного D-Tp.ir r 3p a 1 формируете парафа п.ын сигна,, з-та.ценныи oi импульсов дребезга р днпго сшнаиа. 4 о р м ч л a ri i о б е т е н и  Thus, at the outputs of the synchronous D-Tp.ir r 3p a 1, you form a paraphase of the signal, “z-ta. Valuable oi” of pulses of chatter p of the unpowered signal. 4 O p h h a ri i o b ete n i

YcTpoi ciBo д i -кицты от дребезга, с iep/клщее синхронный D-триггер, упр..вл.  щий в-. д KOTI рого соедьнен чиной задани  высокого уроьн , ,н инкрочны i рш гор и -элемент задержки , о i л и ч а ю 1Ц е е с   тем, 41), с с пью расширени  области применени  ча i4er обислечени  защиты oi цребела пар J jia snot о выходного tiiii T.i, в него п недр и лемент Ш1И- Г , IK рвыи вход boropoio соединен сYcTpoi ciBo d i -kills from bounce, with iep / at the most synchronous D-trigger, control .. vl. in KOTI of a high-level connection, high-frequency i-rs mountains and a delay element, about 1 and a delay, 41), with an extension of the i4er application protection protection oi pair J jia snot about the output tiiii Ti, into it n of the subsoil and the element Sh1I-H, IK of the opening, boropoio is connected to

I чОДНОЧ ШНО И ТЭКТОНиГМ ВХОДОМI SHOULDER AND TECTONIGM INPUT

ипчронн М о D-ip.nrepd, инверсный НЫУОЦ которого чрпе з тлемс-iu задержки i Chron M o D-ip.nrepd, the inverse NAUCH of which the delay of the delay

исдинен с лорпм вчодом )лемента И 1И-НЕ и нулевым входом асинхронного ipmrepa, сордпнонно о ед 1ничпь-м вхо- дом с выходом -элемента ИЛИ-НЬ, а пр мьм иь чодом - с входом установки нул  синхронного D-трнпера.It is located with the lorpm in the sequence of the AND 1 and NES element and the zero input of the asynchronous ipmrepa, the common input with the first input with the output of the OR-Hb element, and the right side with the input of the zero-setting of the synchronous D-trnper.

Claims (1)

Ф о р м у л а л з обретения Устройство для защиты от дребезга, содержащее синхронный D-триггер, управляющий вход которого соединен <. шиной задания высокого уровня, асинхронны» триггер и элемент задержки, о г л и ч а ю щ е е с я тем, что, с нслью расширения области применения за счет обеспечения защиты о г дребезга парафазною выходного сигнала, в него введен элемент ПЛИТЕ, первый вход которого соединен с годной шиной и тактовым входом синхронного D-триггера, инверсный выход которого через элемент· задержки соединен с вторым входом элемента ИЛИ-HE и нулевым входом асинхронного триггера, соединенного единичным входом с выходом элемента ИЛИ-HE, а прямым выходом - с входом установки нуля синхронного D-триггера.Acquisition Formula A device for protection against bounce, containing a synchronous D-trigger, the control input of which is connected <. with a high-level job bus, asynchronous ”trigger and delay element, with the stipulation that, in order to expand the scope of application by providing protection against d rattling of a paraphase output signal, a PLATE element is inserted into it, whose first input is connected to a suitable bus and clock input of a synchronous D-trigger, whose inverse output is connected via a delay element to the second input of the OR-HE element and the zero input of an asynchronous trigger connected by a single input to the output of the OR-HE element, and the direct output with installation input and zero synchronous D-flip-flop.
SU864081459A 1986-07-04 1986-07-04 Antichatter device SU1633484A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864081459A SU1633484A1 (en) 1986-07-04 1986-07-04 Antichatter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864081459A SU1633484A1 (en) 1986-07-04 1986-07-04 Antichatter device

Publications (1)

Publication Number Publication Date
SU1633484A1 true SU1633484A1 (en) 1991-03-07

Family

ID=21242889

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864081459A SU1633484A1 (en) 1986-07-04 1986-07-04 Antichatter device

Country Status (1)

Country Link
SU (1) SU1633484A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 864532, кл. Н 03 К 5/153, 1979. *

Similar Documents

Publication Publication Date Title
US4262222A (en) Interruptable signal generator
SU1633484A1 (en) Antichatter device
SU1420655A1 (en) Device for subtracting pulse trains
SU1128377A1 (en) Device for selecting single pulse
SU1471290A1 (en) Single pulse generator
SU1531185A1 (en) Pulse synchronizing device
SU1534750A1 (en) Clock synchronization device
SU1181123A1 (en) Sawtooth voltage generator
SU1056458A1 (en) Bridge-type delay element
SU1243131A1 (en) Pulse repetition frequency divider
SU1221726A1 (en) Device for delaying pulses
SU1125740A1 (en) Phase comparator
SU849467A1 (en) Device for matching high-voltage switching circuit with integrated circuit
SU1510074A1 (en) Pulse synchronizing device
SU1279056A1 (en) Device for protection against chattering
SU1370750A1 (en) Clocking device
SU1190474A1 (en) One-shot multivibrator
SU815887A1 (en) Device for monitoring pulse train
SU1626352A1 (en) Single-shot pulse former
SU1311018A1 (en) Pulse repetition frequency divider with 3:1 countdown
SU1109893A1 (en) One-shot multivibrator
SU1538233A1 (en) Pulse generator
SU868977A2 (en) Single-shot multivibrator
SU1127081A1 (en) Synchronized pulse shaper
SU1202041A1 (en) Chatter protection device