SU1624466A1 - Устройство дл сопр жени ЭВМ со стереомагнитофоном - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - повышение достоверности обмена информацией. Устройство содержит канал вывода 1 и канал ввода 2. Канал вывода 1 содержит асинхронный передатчик 3, делитель 4 частоты, элемент НЕ 5, второй и первый триггеры 6 и 7, первый и второй преобразователи 8, 9 пр моугольного сигнала в синусоидальный, четвертый триггер 10, первый и четвертый сумматоры 11, 12 по модулю два. Канал ввода 2 содержит первый и второй компараторы 13, 14, второй элемент задержки 15, второй и третий сумматоры 16,22 по модулю два, третий, второй и первый одновибрато- ры 17, 18, 23, третий триггер 19, ссинхрои- ный приемник 2С и элемент ИЛИ 24. Повышение достоверности обмена достигаетс  за счет расширени  вдвое окна детектировани . 1 ил.

Description

29

Л

О fO

N

ON О

Изобретение относитс  к вычисли ель- нэй технике и может найти применение дл  -.спр жени  вычислительной машины со стереомагнитофоном.

Цель изобретени  - повышение достоверности обмена информацией за счет расширени  вдвое окна детектировани .

На чертеже приведена блок-схема устройства .

Устройство содержит канал 1 вывода и a;ian 2 ввода. Канал вывода состоит из передатчика 3, делител  4 частоты, элемента Е 5, второго триггера б, первого триггера 7, первого и второго преобразователей 8 и 9 пр моугольного сигнала в синусоидальной , четвертого триггера 10, первого и четвертого сумматоров 11 и 12 по модулю два. Канал ввода состоит из первого и второго компараторов 13 и 14, второго элемента 15 задержки, второго сумматора 16 по модулю два, третьего одновибратора 17, второго одновибратора 18, третьего триггера 19, приемника 20, первого элемента 21 задержки, третьего сумматора 22 по модулю два, первого одновибратора 23, элемента ИЛИ 24.

Устройство также имеет информационные входы 25, синхровход 26, аналоговые выходы 27, 28, аналоговые входы 29, 30, s фермационные выходы 31.

Устройство работает следующим образом .

8 режиме вывода информации вычисли- .ельнсй машины через информационный в - .д 25 чэ передатчик 3 поступают данные, формированные в отдельные блоки, байты . орых с частотой, меньшей опорной час- го ты, пг даваемой на вход 26, на коэффициент делении делител  4 выдаютс  в виде пос; е овательных асинхронных посылок со стартовыми и стоповыми битами с передатчика 3 и поступйют на триггер 6 и через зтеме.чт НЕ 5 на триггер 7. Полученные на тр .н герах G и 1 сигналы подаютс  на сумматоры 11 и 12, куда также подаетс  частота, получаема  на выходе триггера 10, на вход которого подаетс  тактова  частота передатчика 3. На выходах сумматоров 11 и 12 образуютс  две последовательности двухфазного (манчестерского) сигнала, максимальна  частота в составе которого два раза ниже, чем частота выдачи битов данных с выхода передатчика 3.

С преобразователей 8 и 9 через выходы 27 и 28 устройства информаци  поступает на входы стереомагнитофона.

8 режиме ввода обрабатываема  информаци  со стереомагнитофона через входы 29 и 30 устройства поступает на компараторы 13 и И, на выходах которых формируютс  импульсы с крутыми фронтами . Эти импульсы подаютс  на уммаюры 16 и 22 напр мую и через элементы 15 и 21 и преобразуютс  в короткие импульсы, соответствующие каждому фронту исходны/

сигналов. Длительность этих импульсоч равна времени задержки элементов 15 и 21. С выходов сумматоров 16 и 22 импульсн поступают на одновибраторы 17 и 23, на строенных на 1,5 периода смены одного би0 та последовательных асинхронных посылок. Сигналы с выходов одновибрэто ров 17 и 23 через элемент ИЛИ 24 поступают на триггер 19, перевод  его в противоположное состо ние при каждом изменении

5 значени  битов в закодированных сигналах. С триггера 19 на приемник 20 поступает восстановленна  последовательность эсии- хронных посылок. В результате этого с выхода приемника 20, синхронизируемого

0 опорной частотой со входа 26 устройства, через выход 31 в ЭВМ поступают данные, считанные со стереомагнитофона.

Установка начального состо ни  ра 19 происходит первым стартовым битом

5 каждого блока данных сигналом с выхода элемента ИЛИ 24, Врем задающа  цепь ол- новибратора 18 настроена на 12 и более периодов смены одного битл последов,- тельных асинхронных поселок. 1 ксималь0 мое количество периодов, в течение которых не происходит смены значени  битов - 1 (при всех единицах в байте данных, единица в контрольном разр де и 2-х стоповых битах). Таким образом, одновибратор 18 пе5 резапускаетс  в течение всего данных , удержива  на своем выходе сигна разрешени  работы триггера 19 от сигналов с выхода элемента ИЛИ 24. В течение межблочной паузы, когда на выходе передэтч 40 ка 3 единица и из-за отсутстви  изменений информации одновибраторы Т7 и 23 не перезапускают через элемент И ПИ 24 одновибратор 18, последний по истечь нии времени настройки его PC-цепи уста

5 навливает триггер 19 в состо ние единицы, чем достигаетс  его правильна  пол рность перед приходом стартового бита следующего блока последовательных асинхронных посылок.

Claims (1)

1. 0 Формула изобретени 

   Устройство дл  сопр жени  ЭВМ со стереомагнитофоном, содержащее делитель чаСГОТи, ВХОД КОТОРОГО И СИНХрОЕХОД

   приемника соединены с синхровходом уст- 5 ройства, выход делител  частоты соединен с синхровходом передатчика, информационные выходы которого  вл ютс  информационными выходами устройства, элемент НЕ, выход которого соединен с входом первого триггера, второй триггер, первый суми ли р (,и r .oAviio два .ервыи и второй пре- t мр зчисэгО 1 п; ичоиольного сигнала вси- , if &л( п,и Ь|л(|,1У ютррых льл ютг.  a.ia.i левыми выходами устройства, анало- гов ь: которое соединены с входами первгго и втоосго компараторов, выход пере, jro компаратора соединен с первым входом второго сумматора по модулю два, первый элемент задержки, выход которого соед -нен с первым пходом второго сумматора пс мод/лю двг, первый элемент задержки выход которого соединен с первым вводом третье о сумматора по модулю два, мход которого соединен с входом первого одновиоратора, второй одновибратор, вы- , од которого соединен с управл ю IM входом третьего триггера, единичный вход которого соединен с информационным входом приемника, выходы которого соединены с информационными выходами устройства, нулевой ЕЬ ХОД третьего триггера соединен со своим информационным входом, отличающеес  тем, что, с повышени  достооерности о него вчедены этемент задержки сумматор по

   модулю два, одновибратор, элемент ИЛИ, триггер, причем выход передатчика соединен с входами элемента НЕ и второго триггера , выходы которого и первого триггера соединены с первыми входами соответственно первого и четвертого сумматоров-по модулю два, выходы которых соединены с входами первого и второго преобразовате0 лей пр моугольного сигнала в синусоидальный , выход делител  частоты соединен с входом четвертого триггера, выход которого соединен с вторыми входами первого и четвертого сумматоров по модулю два, выход

   5 первого компаратора через второй элемент задержки соединен с вторым входом второго сумматора по модулю два, выход которого через третий одновибратор соединен с перв м входом элемента ИЛИ, выход кото0 рого соединен с входом второго одновибратора и синхровходом третьего триггера, выход второго компаратора соединен с входом первого элемента задержки и вторым входом третьего сумматора по модулю два,

   5 выход первого одновибратора соединен с вторым входом элемента ИЛИ.